一种超级结器件、芯片及其制造方法技术

本发明专利技术适用于半导体领域，提供了一种超级结器件、芯片及其制备方法，该器件包括衬底、缓冲层、第二导电类型沟道、第二导电类型重掺杂区和源极，其特征在于，所述器件还包括第一导电类型漂移区、氧化层和栅极，以及通过挖槽后填入第二导电类型硅或多次外延形成的第二导电类型柱，所述第二导电类型柱通过电阻与源极电位连接，所述第二导电类型柱与漏极电位之间形成电容，所述电阻与所述电容形成RC缓冲器从而改善EMI性能。本发明专利技术在P柱通过电阻与源极电位连接，使第二导电类型柱与漏极电位之间形成电容，通过该电阻与电容形成RC缓冲器从而改善EMI性能。

【技术实现步骤摘要】
一种超级结器件、芯片及其制造方法
本专利技术属于半导体领域，尤其涉及一种超级结器件、芯片及其制造方法。
技术介绍
传统的平面MOS管，因为其比导通电阻正比于击穿电压的2.5次方，因此在高压场合，器件的比导通电阻急剧增加，不适合于高压应用。超级结器件是在传统的平面MOS管的基础上，增加纵向的P柱，该纵向P柱通过跟横向的N型漂移区进行耗尽，降低了漂移区的等效掺杂浓度，使得漂移区的掺杂浓度可以做到普通平面MOS管的10倍以上。图1示出了一种常见的超级结功率器件的结构，以N型超级结为例，其中栅极1通常由多晶硅组成，其厚度在之间。氧化层2用来实现栅和沟通的隔离，其厚度决定了栅极的耐压，通常为了保证一定的栅极耐压，氧化层的厚度一般大于源极3通过N型重掺杂形成，掺杂的剂量在以上。P型沟道5的掺杂剂量在之间，它的掺杂剂量决定了器件的阈值电压，掺杂剂量越高，器件的阈值电压越高。P型重掺杂区4用于形成空穴的收集区。N型漂移区7的掺杂的体浓度在之间，漂移区的厚度决定了器件的击穿电压。P型互补掺杂区6用来横向跟N型漂移区耗尽，从而可以同时实现高的掺杂浓度和高的击穿电压。P型互补掺杂区6在工艺上通常有两种实现方式，一种是通过多次外延形成，另外一种是通过挖槽和P型硅填入形成的，图1中的结构的是通过挖槽形成的P柱6。N型高掺杂的衬底9，其体浓度在以上，其高的掺杂浓度是为了减小衬底的电阻。N型缓冲层8是为了防止因为工艺的热过程，高掺杂的衬底的原子扩散到漂移区，造成漂移区的掺杂浓度提高，从而降低器件的击穿电压。N型缓冲层8的掺杂浓度通常跟N型漂移区7的掺杂浓度基本保持一致。10是JFET(JunctionFieldEffectTransistor，面结型场效应晶体管)的离子注入(Implant)，其目的是为了降低导通电阻。如果没有JFETImplant，沟通电阻会增加。JFETImplant可以采用普打的方法，也可以采用带光刻板的方法。图1结构的P柱6与Pbody、源极电位是直接相连的。对于600V的传统平面MOS管，其漂移区的掺杂浓度通常在4e14每cm^3附近，而600V的超级结器件，因为采用了纵向P柱，其漂移区的掺杂浓度可以做到4e15每cm^3，漂移区的掺杂浓度的大幅提升，使得器件的比导通电阻急剧降低。相同导通电阻的情况下，器件的面积降低，从而器件的电容，输入和输出电容都大幅减小，使得器件的开关速度增加。快的开关速度，会恶化器件的EMI(ElectroMagneticInterference，电磁干扰)性能，因此对于超级结器件，优化其EMI性能显得尤为重要。
技术实现思路
本专利技术实施例的目的在于提供一种超级结器件，旨在解决现有超级结器件EMI性能差的问题。本专利技术实施例是这样实现的，一种超级结器件，包括衬底、缓冲层、第二导电类型沟道、第二导电类型重掺杂区和源极，所述器件还包括第一导电类型漂移区、氧化层和栅极，以及通过挖槽后填入第二导电类型硅或多次外延形成的第二导电类型柱，所述第二导电类型柱通过电阻与源极电位连接，所述第二导电类型柱与漏极电位之间形成电容，所述电阻与所述电容形成RC缓冲器从而改善EMI性能。本专利技术实施例的另一目的在于，提供一种抗干扰超级结芯片，所述芯片包括上述超级结器件，所述第一掺杂区通过多个金属通孔直接与金属和源极连接；所述第二掺杂区在所述芯片内、所述芯片表面或所述芯片外通过电阻与源极连接。本专利技术实施例的另一目的在于，提供一种超级结器件的制造方法，包括制作衬底、制作缓冲层、制作第二导电类型沟道、制作第二导电类型重掺杂区和制作源极，所述方法在制作缓冲层的步骤之后还包括：制作第一导电类型漂移区；通过挖槽后填入第二导电类型硅或多次外延形成第二导电类型柱；所述第二导电类型柱通过电阻与源极电位连接，所述第二导电类型柱与漏极电位之间形成电容，所述电阻与所述电容形成RC缓冲器从而改善EMI性能；所述方法在制作源极的步骤之后还包括：制作氧化层；制作栅极。本专利技术实施例在P柱通过电阻与源极电位连接，使第二导电类型柱与漏极电位之间形成电容，通过该电阻与电容形成RC缓冲器从而改善EMI性能。附图说明图1为现有超级结功率器件的剖面结构图；图2为本专利技术实施例提供的超级结器件的等效电路图；图3为本专利技术第一实施例提供的超级结器件的剖面图；图4为本专利技术第二实施例提供的超级结器件的剖面图；图5为本专利技术第三实施例提供的超级结器件的剖面图；图6为本专利技术第四实施例提供的超级结器件的剖面图；图7为本专利技术第五实施例提供的超级结器件的剖面图；图8为本专利技术第六实施例提供的超级结器件的剖面图；图9为本专利技术实施例提供的抗干扰超级结芯片中电阻位于芯片内的单边连接的第二导电类型柱的版图；图10为本专利技术实施例提供的抗干扰超级结芯片中电阻位于芯片内的双边连接的第二导电类型柱的版图；图11为本专利技术实施例提供的抗干扰超级结芯片中的芯片内自生成电阻的第二导电类型柱的版图；图12为本专利技术实施例提供的抗干扰超级结芯片中电阻位于芯片表面的第二导电类型柱的版图；图13为本专利技术实施例提供的抗干扰超级结芯片中电阻位于芯片外的第二导电类型柱的版图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。本专利技术实施例在P柱通过电阻与源极电位连接，使第二导电类型柱与漏极电位之间形成电容，通过该电阻与电容形成RC缓冲器从而改善EMI性能。作为本专利技术一实施例，该超级结器件，包括衬底、缓冲层、第二导电类型沟道、第二导电类型重掺杂区和源极，该器件还包括第一导电类型漂移区、氧化层和栅极，以及通过挖槽后填入第二导电类型硅或多次外延形成的第二导电类型柱，第二导电类型柱通过电阻R与源极S电位连接，第二导电类型柱与漏极D电位之间形成电容C，电阻R与电容C形成RC缓冲器(Snubber)从而改善EMI性能，参见图2。下面以N型超级结为例进行说明，可以理解地，本专利技术同样适用于P型超级结，仅需要对应变换导电类型以及掺杂类型即可。图3示出了本专利技术第一实施例提供的超级结器件的剖面结构，为了便于说明，仅示出了与本专利技术相关的部分。该N型超级结器件，包括N型高掺杂的衬底9、N型缓冲层8、P型沟道5、P型重掺杂区4、源极3和离子注入区10，由于这些结构均为现有技术，因此此处不再详细说明。该N型超级结器件还包括：N型漂移区7、氧化层2和栅极1，以及通过挖槽后填入P型硅或多次外延形成的P柱6，本专利技术实施例针对这些结构重点说明。P柱6包括两第一掺杂区6a和一第二掺杂区6b，第二掺杂区6b形成于N型漂移区7中，并将N型漂移区7分隔为相等的两部分，第二掺杂区6b位于两N型漂移区7之间，第一掺杂区6a位于两N型漂移区7的两侧；第一掺杂区6a直接与Pbody5、源极3连接，第二掺杂区6b通过电阻与源极3连接；第一掺杂区与6a和第二掺杂区6b的掺杂类型相同，掺杂浓度也相同。作为本专利技术一实施例，栅极1可以通过多晶硅制成，既可以采用平面栅结构，也可以采用多槽栅结构。在本专利技术实施例中，栅极1横跨于第二掺杂区6b以及两侧的N型漂移区之本文档来自技高网...

【技术保护点】
1.一种超级结器件，包括衬底、缓冲层、第二导电类型沟道、第二导电类型重掺杂区和源极，其特征在于，所述器件还包括第一导电类型漂移区、氧化层和栅极，以及通过挖槽后填入第二导电类型硅或多次外延形成的第二导电类型柱，所述第二导电类型柱通过电阻与源极电位连接，所述第二导电类型柱与漏极电位之间形成电容，所述电阻与所述电容形成RC缓冲器从而改善EMI性能。

【技术特征摘要】
1.一种超级结器件，包括衬底、缓冲层、第二导电类型沟道、第二导电类型重掺杂区和源极，其特征在于，所述器件还包括第一导电类型漂移区、氧化层和栅极，以及通过挖槽后填入第二导电类型硅或多次外延形成的第二导电类型柱，所述第二导电类型柱通过电阻与源极电位连接，所述第二导电类型柱与漏极电位之间形成电容，所述电阻与所述电容形成RC缓冲器从而改善EMI性能。2.如权利要求1所述的器件，其特征在于，所述第二导电类型柱包括两第一掺杂区和一第二掺杂区，所述第二掺杂区形成于所述第一导电类型漂移区中，并将所述第一导电类型漂移区分隔为相等的两部分，所述第二掺杂区位于两第一导电类型漂移区之间，所述第一掺杂区位于两第一导电类型漂移区的两侧；所述第一掺杂区直接与Pbody、源极连接，所述第二掺杂区通过电阻与源极连接；所述第一掺杂区与和所述第二掺杂区的掺杂类型相同，掺杂浓度也相同；所述栅极为平面栅结构或多槽栅结构；所述栅极横跨于所述第二掺杂区以及两侧的第一导电类型漂移区之上；或所述栅极包括第一栅极段和第二栅极段，所述第一栅极段和所述第二栅极段等电位，且均与栅极电位连接，所述第一栅极段、第二栅极段分别横跨于所述第二掺杂区两侧的第一导电类型漂移区之上。3.如权利要求1所述的器件，其特征在于，所述第二导电类型柱包括两第一掺杂区与、一第二掺杂区和一第三掺杂区，所述第二掺杂区和所述第三掺杂区均形成于所述第一导电类型漂移区中，并将所述第一导电类型漂移区分隔为相等的三部分，所述第二掺杂区与一第一掺杂区与之间具有一第一导电类型漂移区，所述第二掺杂区与所述第三掺杂区之间具有另一第一导电类型漂移区，所述第三掺杂区与另一第一掺杂区与之间具有又一第一导电类型漂移区；所述第一掺杂区直接与Pbody、源极连接，所述第二掺杂区通过第一电阻R1与源极连接，所述第三掺杂区通过第二电阻R2与源极连接；所述第一掺杂区与、所述第二掺杂区和所述第三掺杂区的掺杂类型相同，掺杂浓度也相同；所述栅极为平面栅结构或多槽栅结构，所述栅极横跨于所述第二掺杂区、所述第三掺杂区以及被分隔为三部分的第一导电类型漂移区之上。4.如权利要求1所述的器件，其特征在于，所述第二导电类型柱包括两第一掺杂区和一第二掺杂区，所述第一掺杂区直接与Pbody、源极连接，所述第二掺杂区通过电阻与源极连接，所述第一掺杂区与和所述第二掺杂区的掺杂类型相同，掺杂浓度也相同；所述第一导电类型漂移区包括参与导电的第一导电类型漂移区和不参与导电的第一导电类型漂移区；所述第二掺杂区形成于所述不参与导电的第一导电类型漂移区中，并将所述不参与导电的第一导电类型漂移区分隔为相等的两部分，所述第二掺杂区位于两不参与导电的第一导电类型漂移区之间，每一不参与导电的第一导电类型漂移区与所述参与导电的第一导电类型漂移区之间具有所述第一掺杂区，每一参与导电的第一导电类型漂移区的两侧具有所述第一掺杂区；多段所述栅极横跨于每一参与导电的第一导电类型漂移区上。5.一种超级结芯片，其特征在于，所述芯片包括如权利要求2-4任一项所述的超级结器件，所述第一掺杂区通过多个金属通孔直接与金属和源极连接；所述第二掺杂区在所述芯片内、所述芯片表面或所述芯片外通过电阻与源极连接。6.如权利要求5所述的芯片，其特征在于，所述电阻位于所述芯片内或所述芯片表面或所述芯片外；若所述电阻位于所述芯片内，则：所述第二掺杂区的一边或双边通过所述电阻与金属通孔连接；或所述第二掺杂区的两边分别具有金属通孔，两金属通孔之间形成所述电阻；所述电阻为多晶硅电阻；若所述电阻位于所述芯片表面，则：所述第二掺杂区于芯片表面互相连接后串联所述电阻，通过所述电阻与源极连接，所述电阻为多晶硅电阻。若所述电阻位于所述芯片外，则：所述芯片表面具有三个Pad，分别为源极Pad、栅极Pad和SRPad，所述第二掺杂区通过金属通孔与所述SRPad连接，所述SRPad于所述芯片外连接所述电阻。7.一种超级结器件的制造方法，包括制作衬底、制作缓冲层、制作第二导电类型沟道、制作第二导电类型重掺杂区和制作源极，其特征在于，...

【专利技术属性】
技术研发人员：曾大杰，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44