半导体装置的处理器及其操作方法制造方法及图纸

一种半导体装置的处理器及其操作方法。处理器包括：处理器核心；寄存器，选择性地在第一操作模式期间由外部硬件控制或者在第二操作模式期间由所述处理器核心控制；以及选择电路，接收在所述第一操作模式期间由所述外部硬件提供到所述寄存器的第一数据以及在所述第二操作模式期间由所述处理器核心提供到所述寄存器的第二数据。借此，在外部硬件与在处理器上操作的软件之间的数据高效地传送而不使用额外的存储器装置。

The processor of a semiconductor device and its operation method

A processor of a semiconductor device and its operation method. The processor includes the core of the processor; a register, selectively controlled by external hardware during the first operation mode or controlled by the core of the processor during the second operation mode; and selecting a circuit to receive the first data provided by the external hardware to the register during the first operating mode. And during the second operation mode, the second data supplied to the register is provided by the processor core. In this way, data between the external hardware and the software operated on the processor is efficiently transmitted without using additional memory devices.

【技术实现步骤摘要】
半导体装置的处理器及其操作方法本申请主张2017年1月4日提出申请的韩国专利申请第10-2017-0001215号的优先权，所述韩国专利申请的主题并入本文供参考。
本专利技术概念涉及一种半导体装置及其操作方法。
技术介绍
一般来说，为使软件存取从例如硬件加速器或硬件预处理器等专用硬件产生的数据，需要用于临时存储数据的临时存储空间。从硬件产生的数据可记录在临时存储空间中且接着被软件读取。举例来说，在用于产生数据流的专用硬件与在处理器上运行的用于存取由所述专用硬体产生的所述数据流的软体之间设置例如静态随机存取存储器(staticrandomaccessmemory，SRAM)等存储器装置，且所述存储器装置可用于临时存储从所述专用硬件产生的数据流，从而使得所述数据流可被所述软件读取。然而，由于此种在专用硬件与软件之间传输数据的方法需要额外的存储器装置，因此成本增加，且在电路上需要用于安装存储器装置的区域。为解决此问题，需要在专用硬件与在处理器上操作的软件之间高效地交换数据。
技术实现思路
在一些方面中，本专利技术概念提供一种能够在外部硬件与在处理器上操作的软件之间高效地传送数据而不使用额外的存储器装置的半导体装置的处理器及/或操作所述处理器的方法。在一个方面中，本专利技术概念提供一种半导体装置的处理器，所述处理器包括：处理器核心；寄存器，选择性地在第一操作模式期间由外部硬件控制或者在第二操作模式期间由所述处理器核心控制；以及选择电路，接收在所述第一操作模式期间由所述外部硬件提供到所述寄存器的第一数据以及在所述第二操作模式期间由所述处理器核心提供到所述寄存器的第二数据。在另一方面中，本专利技术概念提供一种操作半导体装置的处理器的方法，所述方法包括：检测在第二操作模式期间由外部硬件产生的中断信号，在所述第二操作模式中，由所述处理器的处理器核心直接控制寄存器且接收到第二数据；执行从所述第二操作模式向第一操作模式的上下文切换，在所述第一操作模式中，由外部硬件控制所述寄存器且接收到第一数据；对由所述外部硬件直接存储在所述寄存器中而不使用额外的存储器的所述第一数据执行逻辑运算、计算运算、及算术运算中的一种；且之后，执行从所述第一操作模式向所述第二操作模式的上下文切换。在另一方面中，本专利技术概念提供一种操作半导体装置的处理器的方法，能够交替地处理使用第一操作模式从外部硬件接收的第一数据以及使用第二操作模式从所述处理器的处理器核心接收的第二数据。所述方法包括：在处理所述第二数据的同时，在所述处理器核心中接收由所述外部硬件产生的中断信号；响应于所述中断信号，进行从所述第二操作模式向所述第一操作模式的上下文切换；在所述第一操作模式期间，直接在所述处理器的寄存器中从所述外部硬件接收所述第一数据而不使用额外的存储器，其中所述寄存器在所述第一操作模式期间由所述外部硬件控制且在所述第二操作模式期间由所述处理器核心控制。附图说明藉由参照附图详细阐述本专利技术概念的示例性实施例，本专利技术概念的以上及其他方面及特征将变得更显而易见，在附图中：图1是说明使用根据本专利技术概念实施例的半导体装置的半导体系统的方块图。图2是用于说明根据本专利技术概念实施例的半导体装置的方块图。图3是进一步说明根据本专利技术概念实施例的半导体装置的处理器的方块图。图4是进一步说明根据本专利技术概念实施例的半导体装置的选择电路的方块图。图5是说明根据本专利技术概念实施例的半导体装置的操作实例的时序图。图6是进一步说明根据本专利技术概念另一实施例的半导体装置的处理器的方块图。图7是进一步说明根据本专利技术概念另一实施例的半导体装置的选择电路的方块图。图8是说明根据本专利技术概念另一实施例的半导体装置的操作实例的时序图。图9是阐述操作根据本专利技术概念实施例的半导体装置的方法的流程图。图10是根据本专利技术概念各种实施例的能够执行算术运算的程序代码段(programcodesegment)的列表。[符号的说明]1：半导体系统/半导体装置；10：系统芯片；20：存储器装置；30：存储装置；40：总线；100：应用处理器；110：数字信号处理器；120：多媒体处理器；130：调制解调器；1300：第一硬件；1310：第二硬件；1320：静态随机存取存储器；1330：处理器；1332：选择电路；1334、RD：寄存器；1336：核心/处理器核心；13342：起点寄存器；13344：末尾寄存器；C1：代码段/第一代码段；C2：代码段/第二代码段；CLK：时钟信号；CTRL1：第一控制信号；CTRL2：控制信号/第二控制信号；CTRL3：第三控制信号；DATA1：第一数据；DATA2：第二数据；DATA3：第三数据；DATA4：第四数据；DATA5：反馈数据；INT：中断信号；MODE：模式信号；S901、S903、S905、S907、S909、S911、S913、S915：操作；t1、t2、t3、t4、t5、t6、t7、t8、t9：时间。具体实施方式在下文中，将参照附图来阐述本专利技术概念的实施例。图(FIG.)1是说明包含根据本专利技术概念实施例的半导体装置及/或使用根据本专利技术概念实施例的操作方法的半导体系统1的方块图。参照图1，半导体系统1包括系统芯片(system-on-chip)10、存储器装置20、存储装置30以及用于电连接系统芯片10、存储器装置20及存储装置30的总线40。图1中所说明的系统芯片10包括应用处理器(applicationprocessor，AP)100、数字信号处理器(digitalsignalprocessor，DSP)110、多媒体处理器120及调制解调器130。尽管各种实施例中可使用具有前述通用配置的系统芯片，然而此特定配置仅为可根据实施方案的具体目的而有用地包含在本专利技术概念各种实施例内的许多不同配置的一个实例。存储器装置20可包括非易失性存储器(例如，只读存储器(readonlymemory，ROM))及/或易失性存储器(例如，动态随机存取存储器(dynamicrandomaccessmemory，DRAM)或静态随机存取存储器(SRAM))，但本专利技术概念的范围并非仅限于所述存储器类型。存储装置30可包括硬盘驱动器(harddiskdrive，HDD)、固态驱动器(solidstatedrive，SSD)等，但本专利技术概念的范围并非仅限于所述存储装置类型。本公开内容的随后将阐述的各种实施例可应用在通用硬件(例如，专用及/或通用硬件)与在一个或多个处理器上操作的软件之间。然而，为解释方便起见，在下文中，将阐述由系统芯片10提供的调制解调器130作为实例。图2是进一步在一个实例中说明图1所示调制解调器130的方块图。参照图2，调制解调器130被进一步说明为包括第一硬件1300、第二硬件1310、静态随机存取存储器1320及处理器1330。第一硬件1300可整体地或部分地为专用硬件，所述专用硬件用于对通过与半导体系统1相关联的天线或包含半导体系统1的主机装置而接收的输入信息执行特定处理并提供对应结果(此后一般称作第一数据(DATA1))。在一些实施例中，第一数据(DATA1)可使用一种或多种传统上所理解的“数据流格式(datastreamformat)”来进行传送(例如，传输及/或接收)。举例来说，第一硬件1本文档来自技高网...

【技术保护点】
1.一种半导体装置的处理器，其特征在于，包括：处理器核心；寄存器，选择性地在第一操作模式期间由外部硬件控制或者在第二操作模式期间由所述处理器核心控制；以及选择电路，接收在所述第一操作模式期间由所述外部硬件提供到所述寄存器的第一数据以及在所述第二操作模式期间由所述处理器核心提供到所述寄存器的第二数据。

【技术特征摘要】
2017.01.04 KR 10-2017-00012151.一种半导体装置的处理器，其特征在于，包括：处理器核心；寄存器，选择性地在第一操作模式期间由外部硬件控制或者在第二操作模式期间由所述处理器核心控制；以及选择电路，接收在所述第一操作模式期间由所述外部硬件提供到所述寄存器的第一数据以及在所述第二操作模式期间由所述处理器核心提供到所述寄存器的第二数据。2.根据权利要求1所述的半导体装置的处理器，其特征在于，在所述第一操作模式期间，所述第一数据由所述外部硬件产生并直接存储在所述寄存器中而不使用额外的存储器。3.根据权利要求1所述的半导体装置的处理器，其特征在于，在将所述第一数据提供到所述寄存器之前，所述外部硬件产生提供到所述处理器核心的中断信号。4.根据权利要求3所述的半导体装置的处理器，其特征在于，在所述第二操作模式期间所述处理器核心识别到所述中断信号时，所述处理器核心执行从所述第二操作模式向所述第一操作模式的上下文切换。5.根据权利要求4所述的半导体装置的处理器，其特征在于，在所述处理器核心完成所述上下文切换之后，所述外部硬件将所述第一数据提供到所述寄存器。6.根据权利要求1所述的半导体装置的处理器，其特征在于，在所述第一操作模式期间，所述处理器核心对所述第一数据执行逻辑运算、计算运算、及算术运算中的一种。7.根据权利要求6所述的半导体装置的处理器，其特征在于，所述第一数据是使用数据流格式提供，且所述寄存器包括起点寄存器及末尾寄存器，所述起点寄存器存储指示所述第一数据的起点的第一位置值，所述末尾寄存器存储指示所述第一数据的末尾的第二位置值。8.根据权利要求7所述的半导体装置的处理器，其特征在于，所述处理器核心使用所述第一位置值来识别数据流的所述起点并使用所述第二位置值来识别所述数据流的所述末尾。9.根据权利要求1所述的半导体装置的处理器，其特征在于，所述选择电路包括：第一多路复用器，接收所述第一数据及所述第二数据并根据所述第一操作模式与所述第二操作模式中的所选择模式在所述第一数据与所述第二数据之间进行选择，以输出第三数据；第二多路复用器，从所述外部硬件接收第一控制信号以及从所述处理器核心接收第二控制信号，并根据所述第一操作模式与所述第二操作模式中的所述所选择模式在所述第一控制信号与所述第二控制信号之间进行选择，以输出第三控制信号；以及第三多路复用器，接收所述第三数据及所述第三控制信号，并将由所述第三控制信号选择的第四数据提供到所述寄存器。10.根据权利要求1所述的半导体装置的处理器，其特征在于，所述处理器核心包括应用专用指令集处理器。11.一种操作半导体装置的处理器的方法，其特征在于，包括：检测在第二操作模式期间由外部硬件产生的中断信号，在所述第二操作模式中，寄存器由所述处理器的处理器核心直接控制...

【专利技术属性】
技术研发人员：尹知镛，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR