穿晶片通路设备以及其制造方法技术

本发明专利技术涉及一种穿晶片通路设备（10），包括晶片（12），所述晶片（12）由晶片材料制成并且具有第一晶片表面（12a）和与所述第一晶片表面（12a）相对的第二晶片表面（12b）。所述穿晶片通路设备（10）还包括多个并排的第一沟槽（14），所述第一沟槽（14）被提供有导电材料并且从所述第一晶片表面（12a）延伸到所述晶片（12）中，使得在各所述第一沟槽（14）之间形成所述晶片材料的多个间隔（16）。所述穿晶片通路设备（10）还包括第二沟槽（18），所述第二沟槽（18）被提供有所述导电材料并且从所述第二晶片表面（12b）延伸到所述晶片（12）中，所述第二沟槽（18）被连接到所述第一沟槽（14）。所述穿晶片通路设备（10）还包括导电层（20），所述导电层（20）由所述导电材料制成，并且被形成在所述第一晶片表面（12a）的侧部上，所述导电材料填充所述第一沟槽（14），使得第一导电层（20）具有基本上平面且封闭的表面。

Wear wafer path equipment and its manufacturing method

The invention relates to a wafer path device (10), including a wafer (12), which is made of a wafer material and has a first wafer surface (12a) and a second wafer surface (12b) relative to the first wafer surface (12a). The wear chip pathway device (10) also includes a plurality of parallel first grooves (14), the first groove (14) is provided with a conductive material and extends from the first wafer surface (12a) to the wafer (12) so that a plurality of intervals (16) are formed between the first grooves (14) of each of the first trenches (14). ). The wear chip pathway device (10) also includes a second groove (18), the second groove (18) is provided with the conductive material and extends from the second wafer surface (12b) to the wafer (12), and the second groove (18) is connected to the first groove groove (14). The wear chip pathway device (10) also includes a conductive layer (20), which is made of the conductive material, and is formed on the side of the first wafer surface (12a), and the conductive material is filled with the first groove (14) so that the first conductive layer (20) has a basic plane and closed. Surface.

【技术实现步骤摘要】
【国外来华专利技术】穿晶片通路设备以及其制造方法
本专利技术涉及穿晶片通路设备以及其制造方法，尤其用于电容式微机械换能器（CMUT）组件。本专利技术还涉及包括这样的穿晶片通路设备并且包括至少一个CMUT单元的电容式微机械超声换能器（CMUT）组件。
技术介绍
任意超声（成像）系统的核心是换能器，其将电能转化为声能并转回电能。传统上，这些换能器由布置在线性（1-D）换能器阵列中的压电晶体制成，并且以高至10MHz的频率工作。然而，向着矩阵（2-D）换能器阵列发展的趋势和向着将超声（成像）功能集成到导管和导丝中的小型化的驱动已导致所谓的电容式微机械超声换能器（CMUT）单元的发展。这些CMUT单元能够被放置或装配在包含驱动器电子器件和信号处理的ASIC（专用IC）的顶部。这将获得显著降低的组件成本和最小的可能形成因素。优选地，以单独的专用技术装配CMUT单元，其在性能方面被优化并被置于ASIC的顶部。之后需要解决的重要问题是如何将CMUT单元连接到ASIC。一种解决方案是使用穿晶片通路设备。利用合适的穿晶片通路孔技术制造的穿晶片通路设备之后能够用于将CMUT单元连接到晶片的前表面上，以接触晶片的背面。以此方式，CMUT单元能够被“倒装”（例如，通过焊料凸起）至ASIC。US2008/0203556Al公开一种穿晶片互连以及用于装配其的方法。该方法开始于导电晶片，以通过去除导电晶片的材料来形成图案化沟槽。该图案化沟槽在深度上从晶片的前侧延伸到晶片的背侧，并且具有环形开口，该环形开口大体上将导电晶片分成内部部分和外部部分，其中，导电晶片的内部部分与外部部分绝缘，并且充当穿晶片导体。介电材料被形成或添加到图案化沟槽机械结构中，以支持并电绝缘该穿晶片导体。然而，该穿晶片互连以及用于装配其的方法要求利用机械强度高且电隔离性电介质填充沟槽，这种电介质需要能够经受装配CMUT单元所要求的高温处理步骤。需要进一步改进这种穿晶片互连以及用于装配其的方法。
技术实现思路
本专利技术的目的是提供一种改进的穿晶片通路设备以及其制造方法，以及改进的电容式微机械超声换能器（CMUT）组件。根据本专利技术的第一方面，提出了一种穿晶片通路设备，其包括晶片，所述晶片由晶片材料制成并且具有第一晶片表面和与所述第一晶片表面相对的第二晶片表面。所述穿晶片通路设备还包括多个并排的第一沟槽，所述第一沟槽被提供有导电材料并且从所述第一晶片表面延伸到所述晶片中，使得在各所述第一沟槽之间形成所述晶片材料的多个间隔。所述穿晶片通路设备还包括第二沟槽，所述第二沟槽被提供有所述导电材料并且从所述第二晶片表面延伸到所述晶片中，所述第二沟槽被连接到所述第一沟槽。所述穿晶片通路设备还包括导电层，所述导电层由所述导电材料制成并且被形成在所述第一晶片表面的侧部上，所述导电材料填充所述第一沟槽，使得第一导电层具有基本上平面且封闭的表面。根据本专利技术的另外一方面，提出了一种电容式微机械超声换能器（CMUT）组件，其包括根据本专利技术所述的穿晶片通路设备，并且包括被电连接到所述第一导体层的至少一个CMUT单元。根据本专利技术的另一方面，提出一种制造穿晶片通路设备的方法，所述方法包括：-提供晶片，所述晶片由晶片材料制成并且具有第一晶片表面和与所述第一晶片表面相对的第二晶片表面，-蚀刻从所述第一晶片表面到所述晶片中的多个并排的第一沟槽，使得在各所述第一沟槽之间形成所述晶片材料的多个间隔，-蚀刻从所述第二晶片表面到所述晶片中的第二沟槽，所述第二沟槽被连接到所述第一沟槽，并且-在所述第一晶片表面的侧部上提供由导电材料制成的导电层，所述导电材料填充所述第一沟槽，使得第一导电层具有基本上平面且封闭的表面。本专利技术的基本思想是提供一种（高温）穿晶片通路设备（或穿晶片互连设备），其包括第一导电层，所述第一导电层具有基本上平面（或平坦）并且优选为封闭（尤其为无空穴和/或无空腔）的表面。所述表面需要为平面且封闭的，例如以允许抵抗旋压，尤其使得能够通过在装配期间存在于许多件装备中的真空夹盘夹持所述晶片。所述基本上平面且封闭的表面是使用处理技巧获得的，其中，从第一晶片侧提供（例如蚀刻）并排（精细）的第一沟槽的网孔或网格，并且在所述第一沟槽中填充导电材料（例如，多晶硅）（例如，利用所述导电材料完全填充或封闭所述第一沟槽）。因此，所述处理非常容易，因为具有精细沟槽的技巧将自动得到平面表面。这意味着省去（困难的）处理步骤并因此减少成本。尤其针对CMUT组件，能够在开始时制造所述穿晶片通路设备，并在之后能够将所述CMUT单元附接到所述穿晶片通路设备。该处理顺序具有特别的优点，在于针对所述穿晶片通路的装配，能够使用与所述CMUT组件的层和结构不相容的处理步骤。范例为高品质保形介电层的沉积/生长，这在始于700℃的温度下完成，这与所述CMUT设备中的金属层不相容。此外，对所述穿晶片通路电阻的要求与其他设备（例如，堆叠式存储器设备）相比较不严格。这使得能够使用（原位掺杂的）多晶硅作为用于填充所述穿晶片通路的导电层，以此方式，有利地使用多晶硅的保形沉积性质。在从属权利要求中限定本专利技术的优选实施例。应理解，要求保护的方法或CMUT组件具有与要求保护的设备相似和/或相同的优选实施例并且具有与在从属权利要求中所定义的相似和/或相同的优选实施例。在第一实施例中，所述设备还包括第二导电层，所述第二导电层由所述导电材料制成，并且被形成在所述第二晶片表面上。以此方式，能够提供与ASIC的电连接。在该实施例的变型中，所述穿晶片通路设备包括在所述第二沟槽的表面上的所述导电材料，使得所述第一导电层与所述第二导电层电连接。以此方式，能够提供穿晶片通路（或穿晶片互连）。在该实施例的另一变型中，所述第二导电层被形成在所述第二晶片表面的围绕所述第二沟槽的至少一部分上。在该实施例的另一变型中，所述穿晶片通路设备还包括所述第二导电层与ASIC之间的电连接。以此方式，所述穿晶片通路设备能够被“倒装”（例如，通过焊料凸起）至所述ASIC。当被用于CMUT组件中时，所述ASIC能够尤其被用于向至少一个CMUT单元提供电信号和/或用于从至少一个CMUT单元接收电信号。在另外的实施例中，所述第二沟槽具有跨所述第一沟槽和/或间隔的大部分或全部延伸的宽度。以此方式，所述第二沟槽被有效连接到所述第一沟槽。在另外的实施例中，每个第一沟槽的和/或每个间隔的宽度在0.5μm与5μm之间的范围中。这些值对于提供所述第一导电层的基本上平面的表面尤其有利。在另外的实施例中，每个第一沟槽的和/或每个间隔的深度在100μm以下，尤其在40μm以下。以此方式，所述第一沟槽和间隔不延伸通过整个晶片，所述晶片通常比100μm厚。所述第一沟槽和间隔具有仅为整体晶片厚度的子部分的深度。在另外的实施例中，所述第一沟槽和/或所述第二沟槽的纵横比在10与30之间，尤其为约20。这是蚀刻过程被限制的正常蚀刻比率。在另外的实施例中，所述晶片还包括电绝缘表面层。以此方式，确保所述晶片材料不被电连接到所述导电材料。在另外的实施例中，所述CMUT单元包括底部电极、空腔、被布置在所述空腔上的膜、以及顶部电极。这是CMUT单元的基本实施例。附图说明本专利技术的这些和其他方面将从下文描述的（一个或多个）实施例变得显而易见，并参考下文描述的（一个或多个本文档来自技高网...

【技术保护点】
1.一种穿晶片通路设备(10)，包括：‑晶片(12)，其由晶片材料制成并且具有第一晶片表面(12a)和与所述第一晶片表面(12a)相对的第二晶片表面(12b)，‑多个并排的第一沟槽(14)，其被提供有导电材料并且从所述第一晶片表面(12a)延伸到所述晶片(12)中，使得在各所述第一沟槽(14)之间形成所述晶片材料的多个间隔(16)，‑第二沟槽(18)，其被提供有所述导电材料并且从所述第二晶片表面(12b)延伸到所述晶片(12)的所述晶片材料中，所述第二沟槽(18)被连接到所述第一沟槽(14)，其中所述第二沟槽的宽度小至20μm，并且所述第二沟槽(18)是通过在形成所述第一沟槽(14)之后在所述第一晶片表面上(12a)上施加蚀刻停止层(13)进而从所述第二晶片表面(12b)蚀刻到所述晶片(12)中而形成的，‑第一导电层(20)，其由导电材料制成，并且被形成在所述第一晶片表面(12a)的侧部上，所述导电材料填充所述第一沟槽(14)，使得所述第一导电层(20)具有基本上平面且封闭的表面，所述基本上平面且封闭的表面覆盖经填充的第一沟槽并形成经填充的各沟槽间的电连接。

【技术特征摘要】
【国外来华专利技术】2011.10.17 US 61/547,9421.一种穿晶片通路设备(10)，包括：-晶片(12)，其由晶片材料制成并且具有第一晶片表面(12a)和与所述第一晶片表面(12a)相对的第二晶片表面(12b)，-多个并排的第一沟槽(14)，其被提供有导电材料并且从所述第一晶片表面(12a)延伸到所述晶片(12)中，使得在各所述第一沟槽(14)之间形成所述晶片材料的多个间隔(16)，-第二沟槽(18)，其被提供有所述导电材料并且从所述第二晶片表面(12b)延伸到所述晶片(12)的所述晶片材料中，所述第二沟槽(18)被连接到所述第一沟槽(14)，其中所述第二沟槽的宽度小至20μm，并且所述第二沟槽(18)是通过在形成所述第一沟槽(14)之后在所述第一晶片表面上(12a)上施加蚀刻停止层(13)进而从所述第二晶片表面(12b)蚀刻到所述晶片(12)中而形成的，-第一导电层(20)，其由导电材料制成，并且被形成在所述第一晶片表面(12a)的侧部上，所述导电材料填充所述第一沟槽(14)，使得所述第一导电层(20)具有基本上平面且封闭的表面，所述基本上平面且封闭的表面覆盖经填充的第一沟槽并形成经填充的各沟槽间的电连接。2.如权利要求1所述的设备，还包括第二导电层(22)，所述第二导电层由所述导电材料制成并且被形成在所述第二晶片表面(12b)上。3.如权利要求2所述的设备，包括在所述第二沟槽(18)的表面上的所述导电材料，使得所述第一导电层(20)与所述第二导电层(22)电连接。4.如权利要求2所述的设备，其中，所述第二导电层(22)被形成在所述第二晶片表面(12b)的围绕所述第二沟槽(18)的至少一部分上。5.如权利要求2所述的设备，还包括在所述第二导电层(22)与ASIC(40)之间的电连接(39)。6.如权利要求1所述的设备，其中，所述第二沟槽(18)具有跨所述第一沟槽(14)和/或间隔(16)的大部分或全部延伸...

【专利技术属性】
技术研发人员：R·德克尔，B·马赛利斯，M·米尔德，R·毛奇斯措克，
申请(专利权)人：皇家飞利浦有限公司，
类型：发明
国别省市：荷兰,NL