动态随机存取存储器制造技术

动态随机存取存储器，具有主存储器胞阵列以及冗余元件单元。冗余元件单元包含多个熔丝与锁存区域。多个熔丝被规划成有第一熔丝部分与第二熔丝部分，其中所述第一熔丝部分用以存储所述主存储器胞阵列中之故障存储器胞的地址信息以及所述第二熔丝部分当作多个电容器。锁存区域包含多个锁存器，用以存储在所述第一熔丝部分中所存储的所述故障存储器胞的所述地址信息，其中所述第二熔丝部分的所述多个电容器分别耦接到所述多个锁存器，以提供电容值给每一个所述锁存器的输出/输入(I/O)端点。

Dynamic random access memory

Dynamic random access memory has main memory cell array and redundant element unit. The redundant element unit comprises a plurality of fuse and latch regions. A plurality of fuse is planned to have a first fuse part and a second fuse section, in which the first fuse portion is used to store the address information of the fault memory cell in the main memory cell array and the second fuse part as a plurality of capacitors. The latch area includes a plurality of latches to store the address information of the fault memory cell stored in the first fuse section, wherein the plurality of capacitors of the second fuse portion are coupled to the plurality of latches respectively to provide an output / input (I/O) of the capacitance value to each of the latched latches. Endpoint.

【技术实现步骤摘要】
动态随机存取存储器
本专利技术涉及半导体技术。更明确地说，本专利技术涉及动态随机存取存储器。
技术介绍
动态随机存取存储器是很普遍的存储器，例如是在智慧型电子装置上的应用，其有利于快速进行所要处理的动作。而由于例如智慧型电子装置的功能愈来越强大，其所需要的动态随机存取存储器的容量就随着增加，再加上尺寸缩小化的趋势，存储器胞的密度也因此增加。在如此的要求下，对于动态随机存取存储器的制造，其难于达到存储器胞阵列中的每一个存储器胞都没有损坏，也因此，动态随机存取存储器除了主存储器胞阵列还会有冗余元件单元。动态随机存取存储器制造完成后需要对主存储器胞阵列的每一个存储器胞进行测试，其中损坏的存储器胞会由冗余元件单元中的冗余存储器胞来取代。冗余元件单元包含多个冗余存储器胞以及其它要取代损坏的存储器胞的冗余电路等。冗余电路一般会包含锁存元件，但是其锁存的数据，也可能会有错误。因此，如何能降低锁存的数据，且不需要大幅度改变动态随机存取存储器的设计结构，是技术研发中所需要的考虑因素。
技术实现思路
本专利技术提供一种动态随机存取存储器，具有主存储器胞阵列以及冗余元件单元。冗余元件单元包含多个熔丝与锁存区域。多个熔丝被规划成有第一熔丝部分与第二熔丝部分，其中所述第一熔丝部分用以存储所述主存储器胞阵列中之故障存储器胞的地址信息以及所述第二熔丝部分当作多个电容器。锁存区域包含多个锁存器，用以存储在所述第一熔丝部分中所存储的所述故障存储器胞的所述地址信息，其中所述第二熔丝部分的所述多个电容器分别耦接到所述多个锁存器，以提供电容值给每一个所述锁存器的输出/输入(I/O)端点。在一实施例，如所述的动态随机存取存储器，所述冗余元件单元提供附加的多个存储器胞行与多个存储器胞列给所述主存储器胞阵列。在一实施例，如所述的动态随机存取存储器，其还包含解码器与熔丝驱动器，其中所述熔丝驱动器用以将所述地址信息传送给所述锁存区域，以及所述解码器用以启动所述冗余元件单元中对应所述地址信息的冗余存储器胞。在一实施例，如所述的动态随机存取存储器，所述第二熔丝部分的所述多个电容器的半导体结构，是分别重叠于所述熔丝驱动器的上方。在一实施例，如所述的动态随机存取存储器，所述熔丝驱动器是金属氧化物半导体场效晶体管(MOSFET)。在一实施例，如所述的动态随机存取存储器，所述多个熔丝被配置成多个熔丝单元，每一个所述熔丝单元包含多个所述熔丝，所述多个熔丝单元之间有分离距离，所述分离距离是二个或是三个所述熔丝的尺寸。在一实施例，如所述的动态随机存取存储器，所述多个电容器的每一个是耦接于所述多个锁存器的对应一个的所述输出/输入端点。在一实施例，如所述的动态随机存取存储器，所述输出/输入端点在单端锁存电路的结构上是连接到所述动态随机存取存储器的位线。在一实施例，如所述的动态随机存取存储器，所述第二熔丝部分包含多个第一电容器与多个第二电容器，所述多个锁存器的每一个是双端锁存电路的结构，其中所述多个第一电容器的每一个是分别连接到每一个所述锁存器的第一输出/输入端点，所述多个第二电容器的每一个是分别连接到每一个所述锁存器的第二输出/输入端点。在一实施例，如所述的动态随机存取存储器，所述第一输出/输入端点是连接到所述动态随机存取存储器的位线以及所述第二输出/输入端点是连接到所述动态随机存取存储器的反位线。在一实施例，如所述的动态随机存取存储器，所述多个锁存器是电流镜类型的电路，高电阻类型的电路，或是薄膜晶体管类型的电路。基于上述，本专利技术提出的动态随机存取存储器，利用熔丝的结构，而改变成电容器，使与锁存器的输入/输出端连接，而达到降低锁存器所存储数据的软错误的发生机率。由于，电容器的结构与熔丝的结构相同，因此也不会造成动态随机存取存储器的大幅度改变，而不会大量增加制造成本。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1为根据本专利技术的一实施例，所考虑的动态随机存取存储器电路架构示意图。图2为根据一实施例，本专利技术所考虑的动态随机存取存储器电路的修复架构示意图。图3为根据一实施例，本专利技术所考虑的熔丝结构示意图。图4为根据本专利技术的一实施例，本专利技术所使用的双端锁存电路示意图。图5为根据本专利技术一实施例，本专利技术所使用的单端锁存电路示意图。图6为根据本专利技术的一实施例，本专利技术所使用的多种锁存电路示意图。图7为根据本专利技术的一实施例，本专利技术所使用的锁存电路示意图。图8为根据本专利技术的一实施例，冗余元件单元的架构示意图。图9为根据本专利技术的一实施例，冗余元件单元的架构与锁存电路示意图。图10为根据本专利技术的一实施例，冗余元件单元的架构与锁存电路示意图。具体实施方式一般对于动态随机存取存储器(DynamicRandomAccessMemory，DRAM)的架构会包括由存储器胞阵列所构成的主区块，另外还会包含冗余元件单元。冗余元件单元一般包含多个冗余存储器胞(redundantcells)、解码器(decoder)、熔丝(e-fuse)、与锁存(latch)等区块。主区块的存储器胞阵列的多个存储器胞，例如在制造完成后或是任何需测试的时后，会启动测试程序。在经过测试后，当发现至少一个存储器胞无法正确存储数据时，这些存储器胞就被视为损坏的存储器胞(defectivecell(s))，其数据地址会利用熔丝来存储对应的行地址与列地址。当动态随机存取存储器正常使用时，会将存储于熔丝的地址信息下载到锁存区块，再由解码器来启动对应的行地址与列地址，而指定冗余存储器胞来取代在主区块发生错误的存储器胞。图1为根据本专利技术的一实施例，所考虑的动态随机存取存储器电路架构示意图。参阅图1，本专利技术在提出动态随机存取存储器的架构前，先取一般的动态随机存取存储器的架构来研究利用冗余元件来修复损坏的存储器胞的机制。动态随机存取存储器一般会包括主存储器胞阵列50，其是多个存储器胞52以阵列的方式组合，其以列(column)地址与行(row)地址来定义存储器胞52的位置。因此，行解码器60用来启动在主存储器胞阵列50中对应的行地址，列解码器70用来启动在主存储器胞阵列50中对应的列地址。如果主存储器胞阵列50的存储器胞52都是正常没有损坏，则不会使用外部的冗余元件单元。冗余元件单元例如包括冗余存储器胞56。冗余存储器胞56例如包括列冗余存储器胞56a、行冗余存储器胞56b。冗余元件单元还包括列熔丝区块72、列熔丝锁存区块74、以及列熔丝解码器区块76来控制列冗余存储器胞56a。冗余元件单元也还包括行熔丝区块62、行熔丝锁存区块64、以及行熔丝解码器66来控制行冗余存储器胞56b。行熔丝区块62与列熔丝区块72都包含预定足够数量的熔丝。而多个熔丝会构成一个熔丝单元，可以存储行或列的信息。在传统的实际操作上，当检测出动态随机存取存储器的存储器胞有错误时，先利用熔丝藉由例如激光的机制，记录有错误的存储器胞的行与列的信息。在动态随机存取存储器运作时，当电源启动之后，利用熔丝区块62、72与熔丝锁存区块64、74之间的驱动器，先将熔丝区块62、72所记录关于损坏存储器胞的行/列地址信息写入熔丝锁存区块64、74。当对主存储器胞阵列50进行写入或读出时，如果发现其行/列地址信息是记录在熔丝锁存区块64、74中，其代表本文档来自技高网...

【技术保护点】
1.一种动态随机存取存储器，包含:主存储器胞阵列以及冗余元件单元，其中所述冗余元件单元包含:多个熔丝，被规划成有第一熔丝部分与第二熔丝部分，其中所述第一熔丝部分用以存储所述主存储器胞阵列中之故障存储器胞的地址信息以及所述第二熔丝部分当作多个电容器；以及锁存区域，包含多个锁存器，用以存储在所述第一熔丝部分中所存储的所述故障存储器胞的所述地址信息，其中所述第二熔丝部分的所述多个电容器分别耦接到所述多个锁存器，以提供电容值给每一个所述锁存器的输出/输入(I/O)端点。

【技术特征摘要】
1.一种动态随机存取存储器，包含:主存储器胞阵列以及冗余元件单元，其中所述冗余元件单元包含:多个熔丝，被规划成有第一熔丝部分与第二熔丝部分，其中所述第一熔丝部分用以存储所述主存储器胞阵列中之故障存储器胞的地址信息以及所述第二熔丝部分当作多个电容器；以及锁存区域，包含多个锁存器，用以存储在所述第一熔丝部分中所存储的所述故障存储器胞的所述地址信息，其中所述第二熔丝部分的所述多个电容器分别耦接到所述多个锁存器，以提供电容值给每一个所述锁存器的输出/输入(I/O)端点。2.如权利要求1所述的动态随机存取存储器，其中所述冗余元件单元提供附加的多个行冗余存储器胞与多个列冗余存储器胞给所述主存储器胞阵列。3.如权利要求1所述的动态随机存取存储器，还包含解码器与熔丝驱动器，其中所述熔丝驱动器用以将所述地址信息传送给所述锁存区域，以及所述解码器用以启动所述冗余元件单元中对应所述地址信息的冗余存储器胞。4.如权利要求3所述的动态随机存取存储器，其中所述第二熔丝部分的所述多个电容器的半导体结构，是分别重叠于所述熔丝驱动器的上方。5.如权利要求3所述的动态随机存取存储器，其中所述熔丝驱动器是金属氧化物半导体场效晶体管(MOSFET)。6.如...

【专利技术属性】
技术研发人员：永井享浩，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71