具有填充单元的半导体装置的布局方法制造方法及图纸

一种布局方法，其包含：将多个功能单元放置于集成电路的布局中，其中所述布局对应于至少一设计文件；以及插入经配置为无切割图案的至少一填充单元，以填充在上述多个功能单元之间的至少一空区域，其中上述多个功能单元的每一者在邻接该至少一空区域的至少一边缘上包含至少一切割图案，以满足放置及布线规则的要求，并且不会违反处理限制规则。

【技术实现步骤摘要】
具有填充单元的半导体装置的布局方法
本揭示内容是有关于一种半导体装置的布局方法，且特别是有关于一种具有填充单元的半导体装置的布局方法。
技术介绍
当制造半导体装置时，会放置不同的单元及布线。然而，随着半导体装置的技术发展，半导体装置持续地缩小，处理视窗也跟着急遽地缩小。并且由于处理限制规则变得更加严格，半导体装置的制造变得越来越具有挑战性。
技术实现思路
本揭示内容的一实施方式是关于一种半导体装置的布局方法，其包含：将多个功能单元放置于集成电路的布局中，其中上述布局对应于至少一个设计文件；以及插入经配置为无切割图案的至少一个填充单元，以填充在上述多个功能单元之间的至少一个空区域，其中上述多个功能单元每一者在邻接至少一个空区域的至少一个边缘上包含至少一个切割图案。附图说明当结合附图阅读时，自以下详细描述很好地理解本揭示案的态样。应当注意，根据工业中标准实务，各特征未按比例绘制。事实上，为论述清楚，各特征的大小可任意地增加或缩小。图1是依照本揭示内容的各种实施例绘示一种半导体装置的布局示意图；图2是依照本揭示内容的一些实施例绘示对应于一种集成电路的图1中的单元的一种布局制程的方法的流程图；图3A及图3B是依照本揭示内容的各种实施例绘示使用图2所示的方法来实施的集成电路的布局示意图；图4A是依照本揭示内容的各种实施例绘示图3B所示的填充单元的示意图；图4B是依照本揭示内容的各种实施例绘示的填充单元的另一示意图；图5是依照本揭示内容的一些实施例绘示的对应于一种集成电路在图1中所示的单元的布局制程的方法的另一流程图；图6A及图6B是依照本揭示内容的各种实施例绘示使用图5所示的方法来实施的集成电路的布局示意图；图7是依照本揭示内容的一些实施例绘示的对应于一种集成电路在图1中所示的单元的布局制程的方法的又一流程图；图8A及图8B是依照本揭示内容的各种实施例绘示使用图7所示的方法来实施的集成电路的布局示意图；以及图9是依照本揭示内容的一些实施例绘示的用于执行在图2、图5或图7所示的方法的计算机系统的方块图。具体实施方式以下揭示案提供用于实施所提供标的的不同特征的许多不同实施例或实例。下文描述组件及排列的特定实例以简化本揭示案。当然，这些仅仅为实例且不意指限制。举例而言，在随后描述中在第二特征上方或在第二特征上的第一特征的形成可包括第一及第二特征形成为直接接触的实施例；且亦可包括额外特征可形成在第一及第二特征之间，以使得第一及第二特征可不直接接触的实施例。另外，本揭示案在各实例中可重复元件符号及/或字母。此重复为出于简易及清楚的目的，且本身不指示所论述各实施例及/或结构之间的关系。本说明书中使用的术语在本领域中及使用每个术语的特定上下文中一般具有其常规含义。本说明书中实例(包括本文中论述的任何术语的实例)的使用，仅为了进行说明，绝不是用于对本揭示案或者任意例示的术语的范畴及含义进行限制。同样地，本揭示案不被限制于本说明书中给出的各种实施例。应理解，尽管术语“第一”、“第二”等在本文中可用以描述各种元件，但此等元件应不限制于此等术语。此等术语用以区别一个元件与另一个元件。例如，在不脱离本实施例的范畴的情况下，第一元件可被称为第二元件，及类似地，第二元件可被称为第一元件。如本文中所用的，术语“及/或”包括相关所列项目的一或多个的任意及所有组合。如本文使用，术语“包含”、“包括”、“具有”、“含有”、“涉及”及其类似术语应理解为开放式的，及意谓包括但不以此为限。整个说明书中对“一个实施例”或“实施例”的引用意谓结合本实施例描述的特定特征、结构、实施方式或特性包含在本揭示案的至少一个实施例中。因此，在整个说明书中不同位置使用的用语“在一个实施例中”或“在实施例中”不一定皆指相同的实施例。此外，在一或多个实施例中，特定特征、结构、实施方式或特性可以以任一适宜方式结合。图1是依照本揭示内容的各种实施例绘示一种半导体装置的布局示意图。在一些实施例中，半导体装置100经实施为，或包括集成电路，此集成电路包括如图1所示的空白方框的多个功能单元110。在一些实施例中，每一个功能单元110用以执行特定功能。例如，在各种不同实施例中，多个功能单元110包括多个反相器、多个运算放大器、多个逻辑栅极等等。在一些实施例中，多个功能单元110亦包括使多个功能单元110彼此电性耦接的多个布线(未绘示)。图1中的功能单元110的数目及配置仅供例示而已。半导体装置100中不同数目及配置的多个功能单元110皆在本揭示内容所涵盖的范围内。半导体装置100进一步包括用以填充多个功能单元110之间的空区域的多个填充单元120。例示而言，填充单元120在图1中图示为点状图案。在一些实施例中，填充单元120经填充以保持半导体装置100的结构及/或布局均匀及/或完整。图2是依照本揭示内容的一些实施例绘示对应于一种集成电路的图1中的单元的一种布局制程的方法的流程图。图3A及图3B是依照本揭示内容的各种实施例绘示使用图2所示的方法来实施的集成电路的布局示意图。参照图2所示的方法200及图3A所示的集成电路300，在操作205中，将功能单元310及功能单元320放置于集成电路300的布局中。在一些实施例中，集成电路300的布局对应于至少一个设计文件。如图3A所例示，功能单元310包括例如沿Y方向延伸的三个栅极315，并且每一个栅极315具有宽度D11。功能单元320包括沿Y方向延伸的三个栅极325，并且每一个栅极325具有宽度D12。在一些实施例中，每一个栅极315的宽度D11与每一个栅极325的宽度D12相同。在一些实施例中，栅极315的每个的临界电压Vt11与栅极325的每个的临界电压Vt12相同。为简单说明，在图3A中仅标记一个栅极315及一个栅极325。图3A的功能单元310中的栅极315的数目及功能单元320中的栅极325的数目仅供例示而已。不同数目的栅极315及栅极325皆在本揭示内容所保护的范围内。如图3A所例示，空区域330位于功能单元310与功能单元320之间，其中在空区域330内无电路或元件形成。在一些实施例中，空区域330具有一个单元间距的宽度D13。例示而言，功能单元310包括在边缘上邻接空区域330的切割图案340。功能单元320在邻接空区域330的边缘上包括切割图案345。在一些实施例中，切割图案340及切割图案345沿Y方向延伸。在一些实施例中，切割图案340及切割图案345分别用以提供空区域330和功能单元310及功能单元320之间的电绝缘。参照图2所示的方法200及图3B所示的集成电路300，在操作210中，插入经配置为无切割图案的填充单元350，以在功能单元310与功能单元320之间填充空区域330。参照图2所示的方法200及第3B所示的集成电路300，在操作215中，根据对应于集成电路300的布局的至少一个设计文件制造半导体装置100。图4A是依照本揭示内容的各种实施例绘示图3B所示的填充单元350的示意图。如图4A所例示，填充单元350包括金属层400。如图4A所示，金属层400包括，例示而言，在填充单元350中的五个图案。在一些实施例中，金属层400沿一方向延伸。在一些实施例中，金属层400沿其延伸的此方向为图3A及图3B所本文档来自技高网...

【技术保护点】
1.一种布局方法，其特征在于，包含：将多个功能单元放置于一集成电路的一布局中，其中该布局对应于至少一设计文件；以及插入经配置为无切割图案的至少一填充单元，以填充在所述多个功能单元之间的至少一空区域，其中所述多个功能单元每一者在邻接该至少一空区域的至少一边缘上包含至少一切割图案。

【技术特征摘要】
2016.12.12 US 62/433,159;2017.07.26 US 15/660,1301.一种布局方法，其特征在于，包含：将多...

【专利技术属性】
技术研发人员：杨荣展，庄惠中，江庭玮，林运翔，郭天钰，英书溢，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71