存储器件及其设置导电线的方法技术

一种包括存储器单元阵列区域的存储器件包括：形成在存储器单元阵列区域的第一列导电层中并在列方向上延伸的列选择信号线，形成在存储器单元阵列区域中与第一列导电层不同的第二列导电层中并且在列方向上延伸的全局输入输出数据线，以及形成在存储器单元阵列区域中第一列导电层和第二列导电层之间的屏蔽导电层中的电源线。通过在不同列导电层中形成列选择信号线和全局输入输出数据线并在列导电层之间的屏蔽导电层中形成电源线，可以减少信号线和电源线中的噪声，并且可以增强存储器件的性能。

A method of memory and its set of wires

A memory element including a memory cell array area: a column that forms a column in the first column of the memory unit array area and extends in the column direction to form a second column conductive layer in the memory unit array region that is different from the first row of the conductive layer and extends in the column direction. The input and output data lines, as well as the power lines formed in the shielding conductive layer between the first row of conductive layer and the second row of conductive layers in the memory cell array area. By forming the column selection signal line and the global input and output data line in the different column conductive layers and forming the power line in the shielding conductive layer between the column conducting layers, the noise in the signal line and the power line can be reduced and the performance of the storage device can be enhanced.

【技术实现步骤摘要】
存储器件及其设置导电线的方法相关申请的交叉引用本申请要求2016年12月16日向韩国知识产权局(KIPO)递交的韩国专利申请10-2016-0172242的优先权，其全部公开内容通过引用合并于此。
示例实施例总体上涉及半导体集成电路，更具体地涉及存储器件和设置存储器件的导电线的方法。
技术介绍
通常，半导体存储器件可以包括存储器单元阵列区域和外围区域，并且这两个区域可被设计为使用不同的电源电压。许多信号线和电源线可以布置在存储器单元阵列区域的上部。电源线可以以网格的形式设置，并且当电源线的网格紧凑时，可以稳定地提供电力。随着存储器件的集成度提高，可能难以设置信号线和电源线。
技术实现思路
一些示例实施例可以提供一种能够有效地设置信号线和电源线的存储器件和设置所述存储器件的导电线的方法。根据示例实施例，一种包括存储器单元阵列区域的存储器件包括：列选择信号线，形成在所述存储器单元阵列区域的第一列导电层中并在列方向上延伸；全局输入输出数据线，形成在所述存储器单元阵列区域中与所述第一列导电层不同的第二列导电层中并在列方向上延伸；以及电源线，形成在所述存储器单元阵列区域中所述第一列导电层和所述第二列导电层之间的屏蔽导电层中。根据示例实施例，一种包括存储器单元阵列区域的存储器件包括：局部输入输出数据线，形成在所述存储器单元阵列区域的第一导电层中并在行方向上延伸；列选择信号线，形成在与所述存储器单元阵列区域的所述第一导电层不同的所述存储器单元阵列区域的第二导电层中并且在垂直于行方向的列方向上延伸，其中所述第一导电层在所述第二导电层上方；电源线，形成在所述第二导电层上方的所述存储器单元阵列区域的第三导电层中；以及全局输入输出数据线，形成在所述第三导电层上方的所述存储器单元阵列区域的第四导电层中并在列方向上延伸。根据示例实施例，一种包括存储器单元阵列区域的存储器件包括：双字线结构、连接区域、子字线驱动器区域、读出放大器区域和子存储器单元阵列区域，所述双字线结构包括至少一条主字线和多条子字线，所述至少一条主字线在所述子存储器单元阵列区域和所述子字线驱动器区域上沿行方向延伸；字选择信号线和局部输入输出数据线，在所述连接区域和所述读出放大器区域上沿行方向延伸；以及列选择信号线和全局输入输出数据线，在所述读出放大器区域和所述子存储器单元阵列区域上沿垂直于行方向的列方向延伸。根据示例实施例，一种设置包括存储器单元阵列区域的存储器件的导电线的方法包括：在所述存储器单元阵列区域的第一列导电层中形成在列方向上延伸的列选择信号线；在与所述存储器单元阵列区域的所述第一列导电层不同的所述存储器单元阵列区域的第二列导电层中形成在列方向上延伸的全局输入输出数据线；以及在所述存储器单元阵列区域中所述第一列导电层和所述第二列导电层之间的屏蔽导电层中形成电源线。根据示例实施例的存储器件和相关联的方法可以通过在不同的列导电层中形成列选择信号线和全局输入输出数据线以及在列导电层之间的屏蔽导电层中形成电源线来减少信号线和电源线中的噪声并增强存储器件的性能。附图说明根据结合附图的以下详细描述，将更清楚地理解本公开的示例实施例。图1是示出根据示例实施例的设置存储器件的导电线的方法的流程图。图2是示出根据示例实施例的导电线的设置结构的图。图3是示出根据示例实施例的存储器件的框图。图4是示出包括在图3的存储器件中的存储器单元阵列区域的示例布局的图。图5是示出包括在图5的存储器单元阵列区域中的子存储器单元阵列区域和读出放大器区域的示例的图。图6是示出根据示例实施例的导电线的设置结构的图。图7是图6的导电线的示例分配结构的透视图。图8A、图8B和图8C是示出根据示例实施例的导电线的设置结构的图。图9A和图9B是用于描述根据示例实施例的导电线的设置结构的图。图10是示出根据示例实施例的导电线的设置结构的图。图11A、图11B和图11C是示出图10的导电线的分配结构的截面图。图12是示出根据示例实施例的导电线的设置结构的图。图13是示出图12的导电线的分配结构的截面图。图14A和图14B是用于描述根据示例实施例的导电线的设置结构的图。图15是示出根据示例实施例的导电线的设置结构的图。图16A、图16B、图16C和图16D是示出图15的导电线的分配结构的截面图。图17是示出包括再分配线的半导体封装的图。图18A、图18B、图18C、图19、图20和图21是用于描述根据示例实施例的使用再分配线的导电线的设置结构的图。图22A和图22B是用于描述根据示例实施例的导电线的设置结构的图。图23是示出包括根据示例实施例的存储器件的移动系统的框图。具体实施方式现在将参考附图在下文中更全面地描述本公开，在附图中示出了各种实施例。然而，本专利技术可以以许多不同形式实施，且不应被解释为限于本文所阐述的示例实施例。这些示例实施例仅是示例，且不需要本文提供的细节的许多实现和变型是可能的。还应该强调的是本公开提供了备选示例的细节，但是这种备选方案的列举不是穷举的。此外，各示例之间的细节的任何一致性不应被解释为需要这种细节，列出本文所描述的每个特征的每个可能变型是不切实际的。在确定本专利技术的要求时应参考权利要求的语言。除非上下文另有说明，否则术语第一、第二、第三等用作标签以将一个元件、组件、区域、层或部分与(可能相似或可能不相似的)另一个元件、组件、区域、层或部分相区分。因此，以下在说明书的一个部分(或权利要求)中讨论的第一元件、组件、区域、层或部分可以在说明书的另一部分(或另一权利要求)中被称为第二元件、组件、区域、层或部分。将理解，当提及元件“连接”或“耦接”到另一元件或在另一元件“之上”时，该元件可以直接连接/耦接到该另一元件/直接在该另一元件之上，或者可以存在介于中间的元件。相比之下，当提及元件“直接连接”或“直接耦接”到另一元件或“接触”另一元件或与另一元件“接触”时，不存在介于中间的元件。如本文所使用的，除非另有说明，否则描述为“电连接”的项目被配置为使得电信号可以从一个项目传递到另一个项目。因此，物理地连接到不允许电流通过的无源电绝缘组件(例如，印刷电路板的预浸料层、连接两个器件的电绝缘粘合剂、电绝缘底部填充物或模制层等)的无源导电组件(例如，导线、焊盘、内部电线路等)不与该组件电连接。图1是示出根据示例实施例的设置存储器件的导电线的方法的流程图，图2是示出根据示例实施例的导电线的设置结构的图。图2示出了沿着行方向X切割的存储器件的存储器单元阵列区域的截面图。以下将参考图3和图4进一步描述存储器单元阵列区域。在下文中，使用在三维空间中彼此垂直的第一方向X、第二方向Y和第三方向Z来描述导电线的设置结构。第一方向X对应于行方向，第二方向Y对应于列方向，第三方向Z对应于竖直方向。参考图1和图2，列选择信号线CSL形成在存储器单元阵列区域的第一列导电层CM1中，使得列选择信号线CSL在列方向Y上延伸(S200)。全局输入输出数据线GIO形成在存储器单元阵列区域的与第一列导电层CM1不同的第二列导电层CM2中(例如，第一列导电层CM1和第二列导电层CM2可以位于不同的空间位置)，使得全局输入输出数据线GIO在列方向Y上延伸(S400)。电源线PW形成在存储器单元阵列区域的第一列导电层CM1和本文档来自技高网...

【技术保护点】
1.一种包括存储器单元阵列区域的存储器件，所述存储器件包括：列选择信号线，形成在所述存储器单元阵列区域的第一列导电层中并在列方向上延伸；全局输入输出数据线，形成在所述存储器单元阵列区域中与所述第一列导电层不同的第二列导电层中并在列方向上延伸；以及电源线，形成在所述存储器单元阵列区域中所述第一列导电层和所述第二列导电层之间的屏蔽导电层中。

【技术特征摘要】
2016.12.16 KR 10-2016-01722421.一种包括存储器单元阵列区域的存储器件，所述存储器件包括：列选择信号线，形成在所述存储器单元阵列区域的第一列导电层中并在列方向上延伸；全局输入输出数据线，形成在所述存储器单元阵列区域中与所述第一列导电层不同的第二列导电层中并在列方向上延伸；以及电源线，形成在所述存储器单元阵列区域中所述第一列导电层和所述第二列导电层之间的屏蔽导电层中。2.根据权利要求1所述的存储器件，其中所述屏蔽导电层中的所述电源线在列方向上延伸。3.根据权利要求1所述的存储器件，其中所述屏蔽导电层中的所述电源线在与列方向垂直的行方向上延伸。4.根据权利要求3所述的存储器件，还包括：主字线，形成在所述屏蔽导电层中并在行方向上延伸。5.根据权利要求3所述的存储器件，还包括：字选择信号线，形成在所述屏蔽导电层中并在行方向上延伸。6.根据权利要求1所述的存储器件，还包括：形成在所述第一列导电层中并在列方向上延伸并且设置在所述列选择信号线之间的电源线；以及形成在所述第二列导电层中并在列方向上延伸并且设置在所述全局输入输出数据线之间的电源线。7.根据权利要求1所述的存储器件，其中所述第一列导电层对应于直接在第一导电层上方的第二导电层，所述屏蔽导电层对应于直接在所述第二导电层上方的第三导电层，并且所述第二列导电层对应于在所述第三导电层上方的第四导电层。8.根据权利要求7所述的存储器件，还包括：局部输入输出数据线，形成在所述第一导电层中并在与列方向垂直的行方向上延伸。9.根据权利要求1所述的存储器件，其中所述存储器单元阵列区域包括多个存储体阵列，以及其中，所述屏蔽导电层中的所述电源线中的至少一个在不使用竖直接触部的情况下穿透所述多个存储体阵列中相邻存储体阵列之间的外围电路区域，所述相邻存储体阵列在列方向上布置。10.根据权利要求1所述的存储器件，其中所述第二列导电层中的所述全局输入输出数据线包括在与列方向垂直的行方向上相邻的第一全局输入输出数据线和第二全局输入输出数据线，所述第一全局输入输出数据线包括在列方向上延伸的第一线段，所述第二全局输入输出数据线包括在列方向上延伸的第二线段，以及其中所述第一线段的第一交换线段的位置与所述第二线段的第二交换线段的位置交换，使得所述第一全局输入输出数据线和所述第二全局输入输出数据线彼此相交。11.根据权利要求10所述的存储器件，其中所述第一交换线段和所述第一线段之一通过第一竖直接触部连接到在所述第二列导电层上方或下方的导电层中形成的第一跨接线段，以及其中所述第二交换线段和所述第二线段之一通过第二竖直接触部连接到在所述第二列导电层上方或下方的导电层中形成的第二跨接线段。12.根据权利要求1所述的存储器件，其中所述全局输入输出数据线包括在与列方向垂直的行方向上相邻的第一全局输入输出数据线和第二全局输入输出数据线，所述第一全局输入输出数据线包括形成在所述第二列导电层中并在列方向上延伸的第一上部线段和形成在所述第二列导电层下方的屏蔽导电层中并在列方向上延伸的第一下部线段，以及所述第二全局输入输出数据线包括形...

【专利技术属性】
技术研发人员：金荣柱，金秀娥，金洙荣，元民佑，元福渊，权志锡，金荣浩，柳志学，尹炫喆，李硕宰，韩相根，姜雄大，权赫准，李范在，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR