高Q值且耐干扰的片上集成电感及其衬底隔离结构和芯片制造技术

本发明专利技术属于射频集成电路领域，公开了一种高Q值且耐干扰的片上集成电感及其衬底隔离结构和芯片，衬底隔离结构包括：设置在中间区域的电感衬底底盘，以及依次设置在所述电感衬底底盘外的DNW环和Psub环；DNW环与Psub环保持一定的间距，形成反偏的二极管DNP结构，增大了P衬底的负载电阻，对来自外部P衬底上的噪声起到隔离作用，提高了电感抗干扰的能力。本发明专利技术采用的电感衬底隔离结构不仅能够有效的抑制电感工作在高频状态下的涡流效应，还能提升电感本身的抗干扰能力；从而大大提高了集成电感的Q值。且本发明专利技术在现有普通工艺中就可以实现，不需要去使用电阻率高的特殊工艺，这样还大大降低了芯片制造的成本，提高了同行业的竞争力。

【技术实现步骤摘要】
高Q值且耐干扰的片上集成电感及其衬底隔离结构和芯片
本专利技术属于射频集成电路领域，尤其涉及高Q值且耐干扰的片上集成电感及其衬底隔离结构和芯片。
技术介绍
在射频集成电路RFIC工艺中，制作高Q值且耐干扰的无源器件电感是非常重要。然而，在片上集成的电感则是无源器件中最难集成的部分。使用高Q值且耐干扰的在片上集成的电感，可以大大提高RF电路模块的稳定性和电路设计效率。而在硅工艺(CMOS和BiCMOS)的RFIC中，由于衬底电阻率比较低，噪声很容易通过衬底耦合到电感线圈上，导致电感在工作时的稳定性变差，Q值降低。例如：在RF电路Synthesizer的VCO中，迫切需要Q值达到10至15，甚至更高。因此，制作高Q值的集成电感尤其具有挑战性。电感衬底隔离结构的设计成了提高电感Q值的一个很重要环节。好的衬底隔离结构不仅能够有效的抑制电感工作在高频状态下的涡流效应，还能大大提升电感本身的抗干扰能力。目前，有部分设计采用阱隔离技术，具体将电感线圈做在N阱层上，通过N阱层隔离来自外部P衬底基板上的噪声，有效的提高了抗干扰能力。但N型半导体材料的电子迁移率大于P型半导体材料的电子迁移率，即N阱层的电阻率较小。电感工作在高频状态时，则容易产生更强的涡流效应和更多的热量；从而降低了电感的品质因数Q。目前，也有部分设计采用P衬底基板隔离技术，将电感线圈直接做在晶圆P衬底上，因为至少P衬底的电阻率大于N型半导体材料的电阻率，对涡流效应的抑制能力稍微有所提高。但由于晶圆P衬底基板的电阻率也仅仅只有(8～12)Ohm-cm，很容易耦合到来自外部的噪声，抗干扰能力不高，最终导致电感的品质因数Q不高。
技术实现思路
本专利技术实施例的目的在于提供一种高Q值且耐干扰的片上集成电感及其衬底隔离结构和芯片，旨在解决现有的集成电感很容易耦合到来自外部的噪声，抗干扰能力弱，从而导致电感的品质因数Q不高的问题。本专利技术提供了一种高Q值且耐干扰的片上集成电感的衬底隔离结构，包括：设置在中间区域的电感衬底底盘，以及依次设置在所述电感衬底底盘外的DNW环和Psub环；所述DNW环与所述Psub环保持一定的间距，形成反偏的二极管DNP结构，增大了P衬底的负载电阻，对来自外部P衬底上的噪声起到隔离作用，提高了电感抗干扰的能力。优选地，DNW环为上端开一段小口的不封闭环。主要用于泄放电感工作在高频时对衬底产生过多的尾能量。优选地，Psub环为封闭的环。进一步优选地，所述DNW环与所述Psub环保持一定的小间距，这样可以形成反偏的二极管DNP结构，增大了P衬底的负载电阻，对来自外部P衬底上的噪声起到一定隔离作用，提高了电感抗干扰的能力。优选地，所述DNW环设置在内且接高电位；所述Psub环设置在外且接“0”电位GND。优选地，所述电感衬底底盘的形状为方形。由于方形是同等宽长图形中面积最大，电感下的衬底隔离结构面积稍大点，隔离噪声效果就会好些，对电感提升电感Q值是有帮助的。优选地，所述电感衬底底盘包括：有源区、多晶硅、N型注入、P型注入、阻挡层、接触孔和金属层；所述DNW环包括：有源区、N阱、深阱、N型注入、接触孔和金属层；所述Psub环包括：有源区、P型注入、接触孔和金属层。进一步优选地，所述有源区包括：P型有源区和N型有源区；P型有源区与N型有源区成叉子状排布。这种叉子结构使得AA电阻器和Poly电阻器交叉且不重叠，可以保持衬底隔离结构图层的高度中心对称。优选地，所述金属层设置在成叉子状排布的P型有源区与N型有源区的四周；且所述金属层M1将其连接到电位为“0”的GND上；所述金属层为上端开口不闭合的环。进一步优选地，所述P型有源区位于底盘的四条边和四个对角线上，多晶硅与N型有源区成叉子排布，且纵横垂直分布在被对角线上P型有源区等分的四个直角三角形区域内；所述N型有源区与所述P型有源区均不接触。中间不连接的主要原因是由于电感工作在高频时，最中心区域的交变磁场最强，很容易引发涡流效应，因此，本专利技术中这种不连接结构可以诱导最中心区域的能量逐步向四周扩散泄放，最终到达阻止涡流效应的目的。本专利技术还提供了一种片上集成电感，包括电感线圈，以及设置在所述电感线圈下方的衬底隔离结构，所述衬底隔离结构为上述的衬底隔离结构。本专利技术还提供了一种射频集成芯片，包括如上所述的片上集成电感。本专利技术采用的电感衬底隔离结构不仅能够有效的抑制电感工作在高频状态下的涡流效应，还能提升电感本身的抗干扰能力；从而大大提高了集成电感的Q值。且本专利技术在现有普通工艺中就可以实现，不需要去使用电阻率高的特殊工艺，这样还大大降低了芯片制造的成本，提高了同行业的竞争力。附图说明图1是现有技术采用螺旋式集成电感获得片上集成电感的解析模型示意图；图2是本专利技术实施例提供的片上集成的电感的衬底隔离结构的示意图；图3是本专利技术实施例提供的片上集成的电感中DNW环和Psub环图层的形状结构示意图；图4是本专利技术实施例提供的片上集成的电感中方形的电感衬底底盘的结构示意图；图5是本专利技术实施例提供的片上集成的电感中P型有源区与多晶硅关于中心对称的结构示意图；图6是本专利技术实施例提供的片上集成的电感中多晶硅的形状结构示意图；图7是本专利技术实施例提供的片上集成的电感中衬底底盘中间的条状有源区和多晶硅上均覆盖了一层阻挡层的结构示意图；图8是本专利技术实施例提供的片上集成的电感的解析模型示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。在硅工艺(CMOS和BiCMOS)的RFIC(射频集成电路)中，要想制作出高Q值且耐干扰的集成电感，电感的衬底隔离结构设计成为了提高电感Q值的一个很重要环节。好的衬底隔离结构，不仅能够有效的抑制电感工作在高频状态下的涡流效应，还能大大提升电感本身的抗干扰能力。但由于晶圆衬底的电阻率很低，一般只有(8～12)Ohm-cm，远远达不到设计的需求。如果直接采用P衬底做电感的隔离结构，噪声很容易通过衬底耦合到电感线圈上，导致电感在工作时的稳定性变差，Q值降低。如果采用阱隔离技术，将电感线圈做在N阱层上，虽能通过N阱层可以隔离来自外部P衬底基板上的噪声，提高了电感抗干扰的能力。但N型半导体材料的电子迁移率大于P型半导体材料的电子迁移率，即N阱层的电阻率比P衬底基板的电阻率还低。电感工作在高频状态时，则容易产生更强的涡流效应和更多的热量。从而降低了电感的品质因数Q。目前制作在片上集成电感通常采用螺旋式集成电感，电感的品质因数其电感解析模型如图1所示，其中，RS为金属线圈本身的串联电阻，CS为金属线圈件的电容，Cox1和Cox2分别为金属线圈与衬底间的电容，Rsub1和Rsub2分别是衬底本身的负载电阻，Csub1和Csub2分别是衬底本身的负载电容。由电感的品质因数Q的公式可知：Q值是跟线圈电阻RS和电容CS成反比的；由解析模型图1可知，为了保证电感线圈的PLUS端到MINUS端的整个通路里有足够多的能量，就必须降低电感对衬底的电磁损耗。因此，需要减小线圈与P衬底间的寄生电容Cox1和Cox2，更需要增大衬底负载电阻Rsub1和Rsub2。最直接的方法就是采用高阻衬底(2KOhm-cm)本文档来自技高网...

【技术保护点】
1.一种高Q值且耐干扰的片上集成电感的衬底隔离结构，其特征在于，包括：设置在中间区域的电感衬底底盘(1)，以及依次设置在所述电感衬底底盘(1)外的DNW环(2)和Psub环(3)；所述DNW环(2)与所述Psub环(3)保持一定的间距，形成反偏的二极管DNP结构，增大了P衬底的负载电阻，对来自外部P衬底上的噪声起到隔离作用，提高了电感抗干扰的能力。

【技术特征摘要】
1.一种高Q值且耐干扰的片上集成电感的衬底隔离结构，其特征在于，包括：设置在中间区域的电感衬底底盘(1)，以及依次设置在所述电感衬底底盘(1)外的DNW环(2)和Psub环(3)；所述DNW环(2)与所述Psub环(3)保持一定的间距，形成反偏的二极管DNP结构，增大了P衬底的负载电阻，对来自外部P衬底上的噪声起到隔离作用，提高了电感抗干扰的能力。2.如权利要求1所述的衬底隔离结构，其特征在于，所述DNW环(2)为上端开口的不封闭环；所述Psub环(3)为封闭的环。3.如权利要求1所述的衬底隔离结构，其特征在于，所述DNW环(2)设置在内且接高电位；所述Psub环(3)设置在外且接零电位。4.如权利要求1所述的衬底隔离结构，其特征在于，所述电感衬底底盘(1)的形状为方形。5.如权利要求1所述的衬底隔离结构，其特征在于，所述电感衬底底盘(1)包括：有源区(100)、多晶硅(101)、N型注入(102)、P型注入(103)、阻挡层(104)、接触孔(105)和金属层(106)；所述DNW环(2)包括：有源区(200)、N阱(201)、深阱(202)、N型注入(203)、接触孔(204)和金属层(205)；所...

【专利技术属性】
技术研发人员：黄志敏，
申请(专利权)人：建荣半导体深圳有限公司，建荣集成电路科技珠海有限公司，珠海煌荣集成电路科技有限公司，
类型：发明
国别省市：广东,44