LDPC译码器、存储设备及无线通信设备制造技术

本实用新型专利技术实施例提供了LDPC译码器、存储设备及无线通信设备。该LDPC译码器包括：校验节点处理电路用于接收第一可靠性信息，执行校验节点处理并输出第二可靠性信息；变量节点处理电路用于接收所述第二可靠性信息，执行变量节点处理以更新变量节点的比特信息；译码判决电路用于对所述变量节点的比特信息进行译码判决；分别与所述变量节点处理电路和所述校验节点处理电路连接的等比例缩小电路，用于等比例缩小第一可靠性信息、第二可靠性信息以及比特信息。通过该等比例缩小操作，可以减小这些信息绝对值的大小，使得译码器在保障译码性能的前提下，也被允许使用较少的位宽以达成降低译码器硬件成本的目标。

LDPC Decoder, Storage Device and Wireless Communication Device

The embodiment of the utility model provides an LDPC decoder, a storage device and a wireless communication device. The LDPC decoder includes: a check node processing circuit is used to receive the first reliability information, perform the check node processing and output the second reliability information; a variable node processing circuit is used to receive the second reliability information and perform variable node processing to update the bit information of the variable node; and a decoding decision circuit is used to decode the bit information of the variable node. The variable node processing circuit and the checking node processing circuit are connected to the same scale reduction circuit respectively for reducing the first reliability information, the second reliability information and the bit information in the same scale. By such scaling down operation, the absolute value of the information can be reduced, so that the decoder can also be allowed to use less bit width to achieve the goal of reducing the hardware cost of the decoder under the premise of guaranteeing the decoding performance.

【技术实现步骤摘要】
LDPC译码器、存储设备及无线通信设备
本技术涉及LDPC码
，特别是涉及一种LDPC译码器、存储设备及无线通信设备。
技术介绍
低密度奇偶校验(Low-densityparity-check，LDPC)码是一种具有良好性能的好码。其属于线性分组码的一种，通过一个预先构造的稀疏校验矩阵进行编码和译码，具有迫近香农限的性能。虽然LDPC码在性能上具有较大的优越性，尤其是在码长较长时具有显著优势。但是，LDPC码的编译码实现方法的复杂度较高，所需要的节点数量较多，硬件电路实现成本和难度较高的问题限制了其应用的范围。为了平衡LDPC码的译码电路实现难度与译码性能之间的矛盾，现有技术中提供了许多不同的译码算法和译码思路，用以改善LDPC码编码和译码在电路实现上存在的缺陷和问题。但是，如何能够在保障一定的译码性能的前提下，尽可能的降低实现LDPC译码所需要的硬件成本仍然是当前LDPC码实际应用过程中迫切需要解决的问题。
技术实现思路
本技术实施例主要解决的技术问题是提供一种LDPC译码器、存储设备及无线通信设备，以降低实现LDPC译码所需的硬件成本。为解决上述技术问题，本技术实施例提供了一种LDPC译码器。该LDPC译码器包括：校验节点处理电路，所述校验节点处理电路用于接收第一可靠性信息，执行校验节点处理并输出第二可靠性信息；变量节点处理电路，所述变量节点处理电路与所述校验节点处理电路连接，用于接收所述第二可靠性信息，执行变量节点处理以更新变量节点的比特信息；译码判决电路，所述译码判决电路用于对所述变量节点的比特信息进行译码判决；等比例缩小电路，所述等比例缩小电路分别与所述变量节点处理电路和所述校验节点处理电路连接，用于等比例缩小从所述变量节点传递至所述校验节点的第一可靠性信息、从所述校验节点传递至所述变量节点的第二可靠性信息以及所述变量节点的比特信息。可选地，所述等比例缩小电路包括移位单元；所述移位单元用于对所述第一可靠性信息、第二可靠性信息以及比特信息执行向右移位操作。可选地，所述等比例缩小电路还包括执行监视器，所述执行监视器与所述移位单元连接，用于控制所述移位单元执行向右移位操作。可选地，所述执行监视器包括判断电路和控制电路；所述判断电路用于判断所述变量节点当前的比特信息是否大于预设的阈值；所述控制电路用于在所述判断电路确定所述变量节点当前的比特信息大于预设阈值时，控制所述移位单元对所述第一可靠性信息、第二可靠性信息以及比特信息执行向右移位操作。可选地，所述校验节点处理电路由若干加法器和比较器组成；所述若干个加法器和比较器配合设置，用于在每一个校验节点，通过如下算式计算所述第二可靠性信息：Ej,i＝α(Πi′SIGN{Mi′,j})MINi′{|Mi′,j|}其中，Ej,i为从第j个校验节点传递到第i个变量节点的第二可靠性信息，i′为与校验节点j连接的所有变量节点中，除了第i个变量节点外的变量节点；Mi′,j为第i′个变量节点传递到第j个校验节点的第一可靠性信息。可选地，所述校验节点处理电路具体用于：根据当前的第一可靠性信息，找到传递到第j个校验节点的所有第一可靠性信息中的第一最小值和第二最小值；选择所述第一最小值或者所述第二最小值作为最小值，计算所述第二可靠性信息。可选地，所述等比例缩小电路具体用于：等比例缩小所述第一最小值、第二最小值以及比特信息的初始值。可选地，所述LDPC译码器还包括：编码信息接收电路；所述编码信息接收电路与所述校验节点处理电路连接，用于接收具有预设码长的编码信息。为解决上述技术问题，本技术实施例还提供了一种存储设备，包括若干存储单元以及存储控制器。其中，所述存储控制器设置有如上所述的LDPC译码器，进行LDPC译码。为解决上述技术问题，本技术实施例还提供了一种无线通信设备。其中，所述无线网络通信设备设置有如上所述的LDPC译码器，进行LDPC译码。本技术实施例中提供的LDPC译码器，通过额外设置的等比例缩小电路，可以对第一可靠性信息、第二可靠性信息以及比特信息的等比例缩小操作来减小这些信息的绝对值，从而避免了数据溢出的不利情况。这样使得LDPC译码器可以在保障译码性能的前提下，也被允许使用较少的位宽表示比特信息，达至降低译码器硬件成本的目标。附图说明一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。图1为本技术实施例提供的LDPC码的应用场景示意图；图2为LDPC码的Tanner图；图3为LDPC译码方法的方法流程图；图4为本技术实施例提供的LDPC译码器的结构框图；图5为本技术实施例提供的LDPC译码器的译码方法流程图；图6为本技术另一实施例提供的LDPC译码器的结构框图。具体实施方式为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。LDPC码可以应用在多种信息传输场景中，例如无线射频通信信道的信道编码或者存储设备的存储信道编码，用以提高信息传输的可靠性。图1为本技术实施例提供的LDPC码在存储设备(如固态硬盘)应用时的示意图。如图1所示，该存储设备包括：信息读写接口10、LDPC编码器20、LDPC译码器30、读写控制器40以及若干FLASH存储区块50。所述信息读写接口10是用于写入或者输出数据流的数据接口，具体可以根据实际使用需要，设置为相对应的接口形式(如USB接口)。所述LDPC编码器20由相应的硬件电路组成，用以根据预设的生成矩阵和相应的编码算法，对从信息读写接口10输入的输入信息进行LDPC编码。所述LDPC译码器30根据预设的译码算法和校验矩阵，由相应的硬件电路组成。对从FLASH存储区块50读取的编码信息执行LDPC译码操作。所述读写控制器40与FLASH存储区块50连接，作为数据读写的控制中枢，用于根据控制指令，控制数据写入相应的FLASH存储区块50或者从FLASH存储区块50的特定位置读取数据。在实际使用过程中，如图1所示的存储设备可以包括如下的数据读写过程：在数据写入时，数据流通过信息读写接口10输入至所述LDPC编码器20。由所述LDPC编码器20对输入的数据进行LDPC编码后，输出至读写控制器40。所述读写控制器40根据控制指令，将编码信息有序的存储到FLASH存储区块50相应的存储地址中。在数据读取时，所述读写控制器40根据控制指令，从FLASH存储区块50对应的存储地址中读取编码信息，并输入至所述LDPC译码器30中。所述LDPC译码器30对FLASH存储区块50中读取的编码信息进行LDPC译码操作，将解码后的解码信息经由所述信息读写接口10输出。经过上述对存储信道进行LDPC编码和解码的过程，可以有效的提高存储设备的可靠性，弥补基于FLASH闪存技术等存储器(如SSD)在存储可靠性上的缺陷。相类似地，在无线传输信道中，也可以应用LDPC码来提高收发双方信息传递的可靠性和抗干扰能力，降低信息传输过程中各种外界干扰的本文档来自技高网...

【技术保护点】
1.一种LDPC译码器，其特征在于，包括：校验节点处理电路，所述校验节点处理电路用于接收第一可靠性信息，执行校验节点处理并输出第二可靠性信息；变量节点处理电路，所述变量节点处理电路与所述校验节点处理电路连接，用于接收所述第二可靠性信息，执行变量节点处理以更新变量节点的比特信息；译码判决电路，所述译码判决电路用于对所述变量节点的比特信息进行译码判决；等比例缩小电路，所述等比例缩小电路分别与所述变量节点处理电路和所述校验节点处理电路连接，用于等比例缩小从所述变量节点传递至所述校验节点的第一可靠性信息、从所述校验节点传递至所述变量节点的第二可靠性信息以及所述变量节点的比特信息；所述LDPC译码器表示所述比特信息的位宽小于设计许可最小位宽。

【技术特征摘要】
1.一种LDPC译码器，其特征在于，包括：校验节点处理电路，所述校验节点处理电路用于接收第一可靠性信息，执行校验节点处理并输出第二可靠性信息；变量节点处理电路，所述变量节点处理电路与所述校验节点处理电路连接，用于接收所述第二可靠性信息，执行变量节点处理以更新变量节点的比特信息；译码判决电路，所述译码判决电路用于对所述变量节点的比特信息进行译码判决；等比例缩小电路，所述等比例缩小电路分别与所述变量节点处理电路和所述校验节点处理电路连接，用于等比例缩小从所述变量节点传递至所述校验节点的第一可靠性信息、从所述校验节点传递至所述变量节点的第二可靠性信息以及所述变量节点的比特信息；所述LDPC译码器表示所述比特信息的位宽小于设计许可最小位宽。2.根据权利要求1所述的LDPC译码器，其特征在于，所述等比例缩小电路包括移位单元；所述移位单元用于对所述第一可靠性信息、第二可靠性信息以及比特信息执行向右移位操作。3.根据权利要求2所述的LDPC译码器，其特征在于，所述等比例缩小电路还包括执行监视器，所述执行监视器与所述移位单元连接，用于控制所述移位单元执行向右移位操作。4.根据权利要求3所述的LDPC译码器，其特征在于，所述执行监视器包括判断电路和控制电路；所述判断电路用于判断所述变量节点当前的比特信息是否大于预设的阈值；所述控制电路用于在所述判断电路确定所述变量节点当前的比特信息大于预设阈值时，控制所述移位单元对所述第一可靠性信息、第二可靠性信息以及比特信息执行向右移位操作。5.根据权利要求1所述的LDPC译码...

【专利技术属性】
技术研发人员：刘艺迪，
申请(专利权)人：建荣半导体深圳有限公司，建荣集成电路科技珠海有限公司，
类型：新型
国别省市：广东,44