一种支持任意码长的LDPC码实现方法技术

本发明专利技术公开了一种支持任意码长的LDPC码实现方法。该方法基于准循环LDPC(QC‑LDPC)码。通过采用适当的补位/删除操作，实现了任意码长的LDPC码的实现方法。该方法实现简单，对原始QC‑LDPC码的性能影响小。最终解决了LDPC码对任意码长的适用性问题，使得LDPC码可应用于码长可变系统并提升了LDPC码的可用度。

【技术实现步骤摘要】
一种支持任意码长的LDPC码实现方法
本专利技术涉及通信、导航、信息处理等领域，尤其涉及支持任意长度的LDPC码问题。
技术介绍
1962年，Gallage提出了一种特殊的线性分组码——低密度奇偶校验码(low-densityparity-checkcodes)，简称LDPC码，并提出相应的迭代译码概念。LDPC码是一种码长非常大的线性分组码，LDPC码具有以下优点：具有非常接近香农理论界限的性能；能够实现快速编码；在不同信道上都表现出良好的性能；不需要深度交织就能获得好的误码性能，所以系统的时延比Turbo码短；错误平层大大降低。LDPC码以其优异的性能正在获得越来越多学者的关注，并在GPS、4GLTE等大型导航、通信系统中获得应用。然而与Turbo码或卷积码相比，LDPC码编码长度与校验矩阵一一对应，无法灵活的进行改变，使其无法应用到一些需要编码长度需要动态可变的系统中。IEEE802.16e标准中提到了一种准循环LDPC码，基于12×24的校验基矩阵可实现码长以12为步进长度进行动态调整，仍然无法支持任意的码长。在一些通信系统中，其通信的数据量并不固定，因此需要基于信息长度动态分组，动态组帧，而这种情况下LDPC码或得不到应用、或给帧结构设计带来麻烦。LDPC码在码长选择上的诸多限制成为了应用的阻碍。因此研究支持任意码长的LDPC码实现方法是十分必要的。本专利技术方法主要针需要可变码长的通信系统或其它需要任意长度LDPC码的系统，针对LDPC码的特点，通过一定的优化设计，可使LDPC码支持任意码长，并且不会出现明显的性能下降。
技术实现思路
本专利技术的技术解决的问题是：针对需要任意码长的系统，提出一种支持任意码长的LDPC码实现方法，该方法能够解决LDPC码对不同编码长度的适应性问题。在使用同一个LDPC编译码模块的情况下，实现支持不同长度的编译码。本专利技术采用的技术方案为：一种支持任意码长的LDPC码实现方法，其具体步骤如下：(1)选取准循环LDPC码QC-LDPC，QC-LDPC码由M×N维校验基矩阵Hb和Z×Z的循环单位矩阵联合构成；(2)选择同等编码效率不同维度的t个校验基矩阵Hbi，其维度为Mi×Ni，编码效率η＝Mi/Ni，针对每个校验基矩阵，构建相应的编码模块和译码模块，其中，i＝1,···j,···t，t≥1；(3)设待编码的信息位长度为k，令k＝Zi×Mi+ui,0≤ui＜Mi，当存在ui＝0时，选择对应的基矩阵Hbi并利用相应的编码模块和译码模块进行编译码处理；当不存在ui＝0时，选取(Mj-uj)＝min(Mi-ui)，选择对应的基矩阵Hbj，执行步骤(4)；(4)在发送端，将待编码的信息位最后补充Mj-uj个0或者1，信息位长度记为K0，并使用相应的编码模块进行编码，编码完成后的码长为n0＝k0/η，然后将编码后校验位的最后(n0-k/η)bit删除；在接收端，将接收数据最后补充(n0-k/η)个0或1，再使用相应的译码模块进行译码，得到译码结果，取译码结果前k比特数据即得到原始的信息位。其中，步骤(4)具体包括以下步骤：(401)在发送端，将待编码的信息位X＝[x1,x2,…xk]的最后补充Mj-uj个0或者1，补充后的信息位Xa总长度变为K0：(402)将补充0或者1后的待编码信息送入编码模块进行编码,编码后得到：(403)将编码后信息校验位最后的(n0-k/η)比特删除，得到：(404)将删减后的数据进行调制、发送、接收和解调得到n位待译码的软判决或硬判决的数据：(405)将待译码的软判决或硬判决的数据校验位最后补充n0-n位0或1，补位后的数据为n0位，得到：(406)将补位后的数据送入相应的译码模块进行译码，得到长度为k0的译码结果：其中前k位即原始信息位，将最后Mj-uj位删除即得到原始信息位：X＝[x1,x2,…xk]。本专利技术相比
技术介绍
具有如下优点：(1)本专利技术提出的一种支持任意码长的LDPC码实现方法解决了LDPC码对于不同编码长度的适应性问题，使其适用于任意编码长度的系统，提升了LDPC码的适用范围。(2)本专利技术提出的一种支持任意码长的LDPC码实现方法，仅仅增加了补0/1单元和删除单元，对于软硬件来说几乎不增加资源开销。无需改变编译码模块，且性能几乎没有降低。附图说明图1是本专利技术的实现流程图。具体实施方式下面结合附图1对本专利技术做进一步的详细的说明。本专利技术基于实际中应用最为广泛的准循环LDPC码，解决了LDPC码对于任意编码长度适用性问题。在几乎不降低性能的情况下，实现了任意长度的LDPC码编码，减少了校验矩阵对编码长度的限制。一种支持任意码长的LDPC码实现方法，其具体过程如下：图1是本专利技术方法的实现流程图。本专利技术方法流程如下：(1)选取准循环LDPC码QC-LDPC，QC-LDPC码由M×N维校验基矩阵Hb和Z×Z的循环单位矩阵联合构成；(2)选择同等编码效率不同维度的t个校验基矩阵Hbi，其维度为Mi×Ni，每个校验矩阵支持的码率相同，编码效率η＝Mi/Ni，针对每个校验基矩阵，构建相应的编码模块和译码模块；其中，i＝1,···j,···t，t≥1；t越大，整体的编译码性能下降越少，对任意码长的支持越好。(3)待编码的信息位为X＝[x1,x2,…xk]，其长度为k，则编码完成后的码长为n＝k/η。令k＝Zi×Mi+ui,0≤ui＜Mi,i＝1,…t。当存在uj＝0时，则选择第j个校验矩阵，令M＝Mj,N＝Nj,u＝uj，并按照正常的LDPC码编译码处理方法进行编码、调制、解调、译码等即可。当对于任意ui都不等于0时，选择Mi-ui最小的，即：(Mj-uj)＝min(Mi-ui),M＝Mj,N＝Nj,u＝uj(4)在发送端，将待编码的信息位最后补充Mj-uj个0或者1，信息位长度记为K0，并使用相应的编码模块进行编码，编码完成后的码长为n0＝k0/η，然后将编码后校验位的最后(n0-k/η)bit删除；在接收端，将接收数据最后补充(n0-k/η)个0或1，再使用相应的译码模块进行译码，得到译码结果，取译码结果前k比特数据即得到原始的信息位。具体如下：(401)在信息位X的最后补充M-u个0或者1，信息位总长度变为K0：(402)送入编码模块进行编码，编码后得到：(403)将校验位最后的n0-n比特删除，使得信息位+校验位仍然长为n，如下式所示：(404)将删减后的数据进行调制、发送、接收、解调得到n位待译码的软判决或硬判决的数据：(405)在校验位最后补充n0-n位0或1，补位后的数据为n0位，与步骤(4)中编码后的数据相对应：(406)将补位后的数据送入译码器进行译码，得到长度为k0的译码结果：其中前k位即原始信息位，将最后Mj-uj位删除即得到结果：X＝[x1,x2,…xk]基于上述步骤(1)～(6)即可完成任意码长的LDPC码编码。本文档来自技高网...

【技术保护点】
1.一种支持任意码长的LDPC码实现方法，其特征在于，包括以下步骤：(1)选取准循环LDPC码QC‑LDPC，QC‑LDPC码由M×N维校验基矩阵Hb和Z×Z的循环单位矩阵联合构成；(2)选择同等编码效率不同维度的t个校验基矩阵Hbi，其维度为Mi×Ni，编码效率η＝Mi/Ni，针对每个校验基矩阵，构建相应的编码模块和译码模块，其中，i＝1,···j,···t，t≥1；(3)设待编码的信息位长度为k，令k＝Zi×Mi+ui,0≤ui＜Mi，当存在ui＝0时，选择对应的基矩阵Hbi并利用相应的编码模块和译码模块进行编译码处理；当不存在ui＝0时，选取(Mj‑uj)＝min(Mi‑ui)，选择对应的基矩阵Hbj，执行步骤(4)；(4)在发送端，将待编码的信息位最后补充Mj‑uj个0或者1，信息位长度记为K0，并使用相应的编码模块进行编码，编码完成后的码长为n0＝k0/η，然后将编码后校验位的最后(n0‑k/η)bit删除；在接收端，将接收数据最后补充(n0‑k/η)个0或1，再使用相应的译码模块进行译码，得到译码结果，取译码结果前k比特数据即得到原始的信息位。

【技术特征摘要】
1.一种支持任意码长的LDPC码实现方法，其特征在于，包括以下步骤：(1)选取准循环LDPC码QC-LDPC，QC-LDPC码由M×N维校验基矩阵Hb和Z×Z的循环单位矩阵联合构成；(2)选择同等编码效率不同维度的t个校验基矩阵Hbi，其维度为Mi×Ni，编码效率η＝Mi/Ni，针对每个校验基矩阵，构建相应的编码模块和译码模块，其中，i＝1,···j,···t，t≥1；(3)设待编码的信息位长度为k，令k＝Zi×Mi+ui,0≤ui＜Mi，当存在ui＝0时，选择对应的基矩阵Hbi并利用相应的编码模块和译码模块进行编译码处理；当不存在ui＝0时，选取(Mj-uj)＝min(Mi-ui)，选择对应的基矩阵Hbj，执行步骤(4)；(4)在发送端，将待编码的信息位最后补充Mj-uj个0或者1，信息位长度记为K0，并使用相应的编码模块进行编码，编码完成后的码长为n0＝k0/η，然后将编码后校验位的最后(n0-k/η)bit删除；在接收端...

【专利技术属性】
技术研发人员：树玉泉，蔚保国，郑晓冬，魏海涛，鲍亚川，肖遥，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：河北,13