可重构配置的FPGA和DSP紧耦合架构的测试验证系统技术方案

本发明专利技术公开了一种可重构配置的FPGA和DSP紧耦合架构的测试验证系统，包括可视化分系统、反馈控制分系统、与反馈控制分系统建立数据连接的目标机分系统，可视化分系统通过网络与反馈控制分系统进行通讯，接收并分析反馈控制分系统的反馈信号，向反馈控制分系统发送网络信号，网络信号包括控制信号、测试信号；反馈控制分系统负责目标分系统与外界数据的通讯，用于实现可重构配置的FPGA和DSP紧耦合架构的测试验证系统中所有数据的中转、调度；目标机分系统用于快速搭建可重构配置的包含FPGA与DSP芯片架构的目标原型机。该种测试验证系统，能够实现对被测试产品软件的正常功能测试和异常故障测试，并能够实现对FPGA与DSP之间的信号监测和篡改、故障注入功能。

【技术实现步骤摘要】
可重构配置的FPGA和DSP紧耦合架构的测试验证系统
本专利技术属于嵌入式DSP、FPGA软件测试
，尤其涉及一种FPGA和DSP紧耦合架构下的测试验证系统。
技术介绍
为了提升系统处理的实时性能，许多的设备产品采用DSP、FPGA等并行处理器件。然而，由于时序相关性及处理逻辑的分布性，现有技术对于FPGA与DSP紧耦合架构系统的故障难以重现、信号难以捕捉，只能观测到FPGA与外围环境或DSP与外围环境的引脚信号，而两者之间的信号难以观测。同时当前测试环境下，相同架构的设备产品由于接口等外围环境的差异性，导致测试设备必须定制，专机专用，造成资源上的极大浪费。
技术实现思路
本专利技术要解决的技术问题是提供一种FPGA和DSP紧耦合架构下的测试验证系统，其能够实现对被测试产品软件的正常功能测试和异常故障测试，并能够实现对FPGA与DSP之间的信号监测和篡改、故障注入功能。为解决上述问题，本专利技术的技术方案为：一种可重构配置的FPGA和DSP紧耦合架构的测试验证系统，包括可视化分系统、与所述可视化分系统网络连接的反馈控制分系统、与所述反馈控制分系统建立数据连接的目标机分系统，所述可视化分系统通过网络与所述反馈控制分系统进行通讯，接收并分析所述反馈控制分系统的反馈信号，向所述反馈控制分系统发送网络信号，所述网络信号包括控制信号、测试信号；所述控制信号用于实现对所述目标机分系统的运行、暂停、停止、周期配置功能；所述测试信号用于实现对被测试FPGA与DSP之间的信号监测和篡改、故障注入功能；所述反馈控制分系统负责所述目标分系统与外界数据的通讯，用于实现可重构配置的FPGA和DSP紧耦合架构的测试验证系统中所有数据的中转、调度，将所述控制信号、测试信号发送给所述目标机分系统，接收所述目标机分系统的数据信号；所述目标机分系统用于快速搭建可重构配置的包含FPGA与DSP芯片架构的目标原型机；所述目标机分系统接收所述反馈控制分系统发送的控制指令，实现被测设备硬件环境的构建，并将自身状态信息反馈给所述反馈控制分系统，所述目标机分系统接收所述反馈控制分系统发送的测试指令，实现被测设备硬件的测试验证。根据本专利技术的一个实施例，所述目标机分系统包括DSP目标子板、与所述DSP目标子板通过第一子板接插件连接的第一通用路由母板、FPGA目标子板、与所述FPGA目标子板通过第二子板接插件连接的第二通用路由母板、通用AD/DA子板、与所述通用AD/DA子板通过第三子板接插件连接的第三通用路由母板、通用I/O子板、与所述通用I/O子板通过第四子板接插件连接的第四通用路由母板、光纤通讯子板、与所述光纤通讯子板通过第五子板接插件连接的第五通用路由母板、用于给上述各子板和各通用路由母板供电的机箱；其中，上述各子板插件均插接于所述各通用路由母板的FPGA芯片；所述各通用路由母板，通过所述机箱的背板总线实现信号的连接，所述各通用路由母板和背板之间的管脚连接关系、所述各通用路由母板和所述各子板之间的管脚连接关系可通过所述可视化分系统的配置实现。根据本专利技术的一个实施例，所述目标机分系统还包括通用RS422/485串口子板、与所述通用RS422/485串口子板通过第六子板接插件插接的第六通用路由母板，所述第六子板接插件连接于所述第六通用路由母板的FPGA芯片；所述第六通用路由母板与所述背板总线建立信号连接。根据本专利技术的一个实施例，所述目标机分系统还包括CAN总线通讯子板、与所述CAN总线通讯子板通过第七子板接插件连接的第七通用路由母板，所述第七子板接插件插接于所述第七通用路由母板的FPGA芯片；所述第七通用路由母板与所述背板总线建立信号连接。根据本专利技术的一个实施例，所述目标机分系统还包括1553B通讯子板、与所述1553B通讯子板通过第八子板接插件连接的第八通用路由母板，所述第八子板接插件插接于所述第八通用路由母板的FPGA芯片；所述第八通用路由母板与所述背板总线建立信号连接。根据本专利技术的一个实施例，所述DSP目标子板留有与外接上位机通讯的第一JTAG口，通过DSP程序编译开发环境，实现被测试系统的DSP目标程序的加载；所述FPGA目标子板留有与所述外接上位机通讯的第二JTAG口，通过FPGA程序编译开发环境，实现被测系统的FPGA目标程序的加载；所述各通用路由母板留有与所述外接上位机通讯的第三JTAG口，通过FPGA程序编译开发环境，实现所述各通用路由母板上的FPGA母板路由配置目标文件的加载。根据本专利技术的一个实施例，所述反馈控制系统通过光纤与所述光纤通讯子板连接；所述反馈控制分系统通过CAN总线与所述CAN总线通讯子板连接；所述反馈控制系统通过1553B总线耦合器与所述1553B通讯子板连接；所述反馈控制分系统通过电缆与所述RS422/485串口子板连接。根据本专利技术的一个实施例，所述通用AD/DA子板采用常用数字量/模拟量转换芯片，所述通用AD/DA子板的引脚引出至所述第三子板接插件，所述第三子板接插件将所述通用AD/DA子板的数字引脚连接到所述第三通用路由母板的FPGA芯片，实现通过编程控制所述通用AD/DA子板与所述DSP目标子板和所述FPGA目标子板紧耦合架构之间的连接关系，所述通用AD/DA子板的模拟引脚连接到所述第三通用路由母板的DB37接口，实现对板外真实模拟信号的采集和输出；所述通用AD/DA子板的数据总线经过所述第三通用路由母板的FPGA芯片路由，可以方便实现数据的注入/监听；所述通用AD/DA子板的AD芯片输出的数字量为采集所述DB37接口输入的模拟信号的真实值或者为通过所述光纤通讯子板注入的模拟值；所述通用AD/DA子板的DA芯片的模拟输出值，为通过所述DB37接口输出的真实的模拟信号，或者为通过所述第三通用路由母板的FPGA芯片对所述通用AD/DA子板的DA芯片的数字量的监听值。根据本专利技术的一个实施例，所述通用I/O子板，采用常用输入/输出电路芯片，所述通用I/O子板的引脚引出至所述第四子板接插件，所述第四子板接插件与所述第四通用路由母板的FPGA的引脚和所述第四通用路由母板的DB37接口连接，输入值为板外实际输入值或者为所述可视化分系统传下的注入值，输出值为通过所述第四通用路由母板的DB37接口对板外真实输出值或者为监听输出值。根据本专利技术的一个实施例，所述DSP目标子板、所述FPGA目标子板为可插拔的目标子板。根据本专利技术的一个实施例，所述反馈控制分系统采用VxWork实时操作系统。根据本专利技术的一个实施例，所述可视化分系统通过以太网交换机与所述反馈控制分系统连接。本专利技术由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：1)本专利技术采用可灵活配置的路由方式将DSP、FPGA芯片与AD/DA、I/O、RS422/485、1553B、CAN总线等接口连接起来，重新组装出一台目标机，其硬件环境与真实设备一致，同时实现FPGA与DSP紧耦合架构中难以测试的信号的监视和数据篡改功能，对于真实的设备，某些异常功能测试项和部分接口、安全性、覆盖率测试项无法进行充分验证和全面考察，而可重构配置的FPGA和DSP紧耦合架构的测试验证系统既能满足正常功能、性能的测试，又能实现这些系统异常和故障功能模拟。2)每块通用路由母板通过机箱本文档来自技高网...

【技术保护点】
1.一种可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，包括可视化分系统、与所述可视化分系统网络连接的反馈控制分系统、与所述反馈控制分系统建立数据连接的目标机分系统，所述可视化分系统通过网络与所述反馈控制分系统进行通讯，接收并分析所述反馈控制分系统的反馈信号，向所述反馈控制分系统发送网络信号，所述网络信号包括控制信号、测试信号；所述控制信号用于实现对所述目标机分系统的运行、暂停、停止、周期配置功能；所述测试信号用于实现对被测试FPGA与DSP之间的信号监测和篡改、故障注入功能；所述反馈控制分系统负责所述目标分系统与外界数据的通讯，用于实现可重构配置的FPGA和DSP紧耦合架构的测试验证系统中所有数据的中转、调度，将所述控制信号、测试信号发送给所述目标机分系统，接收所述目标机分系统的数据信号；所述目标机分系统用于快速搭建可重构配置的包含FPGA与DSP芯片架构的目标原型机；所述目标机分系统接收所述反馈控制分系统发送的控制指令，实现被测设备硬件环境的构建，并将自身状态信息反馈给所述反馈控制分系统，所述目标机分系统接收所述反馈控制分系统发送的测试指令，实现被测设备硬件的测试验证。...

【技术特征摘要】
1.一种可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，包括可视化分系统、与所述可视化分系统网络连接的反馈控制分系统、与所述反馈控制分系统建立数据连接的目标机分系统，所述可视化分系统通过网络与所述反馈控制分系统进行通讯，接收并分析所述反馈控制分系统的反馈信号，向所述反馈控制分系统发送网络信号，所述网络信号包括控制信号、测试信号；所述控制信号用于实现对所述目标机分系统的运行、暂停、停止、周期配置功能；所述测试信号用于实现对被测试FPGA与DSP之间的信号监测和篡改、故障注入功能；所述反馈控制分系统负责所述目标分系统与外界数据的通讯，用于实现可重构配置的FPGA和DSP紧耦合架构的测试验证系统中所有数据的中转、调度，将所述控制信号、测试信号发送给所述目标机分系统，接收所述目标机分系统的数据信号；所述目标机分系统用于快速搭建可重构配置的包含FPGA与DSP芯片架构的目标原型机；所述目标机分系统接收所述反馈控制分系统发送的控制指令，实现被测设备硬件环境的构建，并将自身状态信息反馈给所述反馈控制分系统，所述目标机分系统接收所述反馈控制分系统发送的测试指令，实现被测设备硬件的测试验证。2.如权利要求1所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述目标机分系统包括DSP目标子板、与所述DSP目标子板通过第一子板接插件连接的第一通用路由母板、FPGA目标子板、与所述FPGA目标子板通过第二子板接插件连接的第二通用路由母板、通用AD/DA子板、与所述通用AD/DA子板通过第三子板接插件连接的第三通用路由母板、通用I/O子板、与所述通用I/O子板通过第四子板接插件连接的第四通用路由母板、光纤通讯子板、与所述光纤通讯子板通过第五子板接插件连接的第五通用路由母板、用于给上述各子板和各通用路由母板供电的机箱；其中，上述各子板插件均插接于所述各通用路由母板的FPGA芯片；所述各通用路由母板，通过所述机箱的背板总线实现信号的连接，所述各通用路由母板和背板之间的管脚连接关系、所述各通用路由母板和所述各子板之间的管脚连接关系可通过所述可视化分系统的配置实现。3.如权利要求2所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述目标机分系统还包括通用RS422/485串口子板、与所述通用RS422/485串口子板通过第六子板接插件插接的第六通用路由母板，所述第六子板接插件连接于所述第六通用路由母板的FPGA芯片；所述第六通用路由母板与所述背板总线建立信号连接。4.如权利要求3所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述目标机分系统还包括CAN总线通讯子板、与所述CAN总线通讯子板通过第七子板接插件连接的第七通用路由母板，所述第七子板接插件插接于所述第七通用路由母板的FPGA芯片；所述第七通用路由母板与所述背板总线建立信号连接。5.如权利要求4所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述目标机分系统还包括1553B通讯子板、与所述1553B通讯子板通过第八子板接插件连接的第八通用路由...

【专利技术属性】
技术研发人员：宋雷军，王永孟，薛垒，李前进，马海燕，魏冬冬，
申请(专利权)人：上海航天计算机技术研究所，
类型：发明
国别省市：上海,31