碳化硅半导体器件制造技术

提供在高速切换时也具有高可靠性的台面侧pn结二极管碳化硅半导体器件。具备：第1导电类型的碳化硅半导体基板(1)；第1导电类型的漂移层(2)，形成于碳化硅半导体基板(1)上；第2导电类型的阳极层(3)，形成于漂移层(2)上；台面构造，外周部形成平坦的台面底面，具有从阳极层(3)到漂移层(2)的剖面的侧面相对阳极层(3)的表面倾斜地形成的台面侧面；第2导电类型的低掺杂区域(4)，以从阳极层(3)的端部至台面底面包括台面侧面的方式形成为使与漂移层(2)之间的界面的剖面相对阳极层(3)的表面倾斜；以及第2导电类型的高掺杂区域(5)，形成于与阳极层(3)的端部相接的低掺杂区域(4)内的台面侧面侧的区域及在台面侧面的下部与台面底面相连的部位，且第2导电类型杂质浓度比低掺杂区域(4)高。

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体器件
本专利技术涉及碳化硅半导体器件，特别是涉及被用作功率用半导体器件的碳化硅pn结二极管半导体器件。
技术介绍
近年来，作为能够实现高耐压且低损耗的下一代的半导体器件，使用碳化硅(SiC)的碳化硅半导体器件得到瞩目。相比于在以往的半导体器件中使用的硅(Si)，SiC的绝缘破坏电场强度约为10倍，所以碳化硅半导体器件特别期待应用于高耐压的功率用半导体器件。高耐压的功率用半导体器件之一有pn结二极管。在以往的SiCpn结二极管中，为了元件分离、阳极端的电场集中缓和，在阳极部形成有台面(mesa)构造(例如专利文献1)。而且，有将该台面构造并非形成为垂直而形成为倾斜的例子(例如专利文献2)。另外，已知通过在台面周边部设置P型的电场缓和层，从而在碳化硅半导体N型层和电场缓和层的PN结中形成耗尽层，碳化硅半导体器件的截止(OFF)状态、即被施加恒定的电压的静态状态下的电场被缓和(例如专利文献2)。现有技术文献专利文献1：日本特开2007-165604号公报专利文献2：日本特开2009-10120号公报
技术实现思路
然而，在如专利文献1那样在阳极部中形成垂直台面构造的情况下，导致电场集中到台面端部。专利技术人发现虽然如专利文献2那样通过将台面形状设为倾斜而并非垂直，从而能够使电场不仅分散到台面端部而且还分散到阳极端部，但在专利文献2的构造中在切换时电场集中到台面端部以及阳极端部，有可能导致元件不良。在切换时电场集中到台面端部以及阳极端部的机制认为是如下。如上所述，在碳化硅半导体器件的截止状态、即被施加恒定的电压的静态状态下，利用通过导入电场缓和层而形成的耗尽层来保持电压，不会对阳极端部以及台面端部施加高电场。但是，在碳化硅半导体器件从导通(ON)状态切换到截止状态的切换状态下，由于高速地被施加高电压所以来不及清除来自耗尽层区域的电荷，有时耗尽层端到达阳极端部以及台面端部，电场集中到阳极端部以及台面端部。特别是，在碳化硅半导体器件中，受主能级(acceptorlevel)比以往的硅半导体深，以及比硅深的能级多，所以在切换时来不及清除电荷，电场缓和未被充分地发挥的情形较多。为了在这样的切换时也进行电场缓和，考虑使电场缓和层中的p型杂质量增加来抑制耗尽层的延伸的对策，但如果考虑切换时的电场缓和而使电场缓和层的p型剂量最佳化，则导致静态的截止状态下的电场增大而有可能导致耐压降低。即，在以往的碳化硅半导体器件中，难以同时实现静态的截止状态下的电场缓和和动态的切换时的电场缓和，难以充分地提高元件耐压。本专利技术是为了解决如上所述的问题而完成的，其目的在于提供一种碳化硅半导体器件，能够抑制截止状态下的电场集中，并且缓和切换时的电场，提高元件耐压。本专利技术所涉及的碳化硅半导体器件的特征在于，具备：第1导电类型的碳化硅半导体基板；第1导电类型的漂移层，形成于碳化硅半导体基板上；第2导电类型的阳极层，形成于漂移层上；台面构造，外周部形成平坦的台面底面，具有从阳极层到漂移层的剖面的侧面相对阳极层的表面倾斜地形成的台面侧面；第2导电类型的低掺杂区域，以从阳极层的端部至台面底面包括台面侧面的方式形成为使与漂移层之间的界面的剖面相对阳极层的表面倾斜；以及第2导电类型的高掺杂区域，形成于与阳极层的端部相接的低掺杂区域内的台面侧面侧的区域以及在台面侧面的下部与台面底面相连的部位，且第2导电类型杂质浓度比低掺杂区域高。根据本专利技术所涉及的碳化硅半导体器件，静态的截止状态下的电场通过低掺杂区域而被缓和，在高速切换动作时，至少在阳极端部的下侧以及台面端部设置第2导电类型的高掺杂区域，从而能够抑制电场集中，所以能够得到可靠性高的碳化硅半导体器件。附图说明图1是本专利技术的实施方式1所涉及的pn结二极管的剖面示意图。图2是说明本专利技术的实施方式1所涉及的pn结二极管的制造方法的剖面示意图。图3是说明本专利技术的实施方式1所涉及的pn结二极管的制造方法的剖面示意图。图4是说明本专利技术的实施方式1所涉及的pn结二极管的制造方法的剖面示意图。图5是说明本专利技术的实施方式1所涉及的pn结二极管的制造方法的剖面示意图。图6是说明本专利技术的实施方式1所涉及的pn结二极管的制造方法的剖面示意图。图7是说明本专利技术的实施方式1所涉及的pn结二极管的制造方法的剖面示意图。图8是说明本专利技术的实施方式1所涉及的pn结二极管的高电场部的剖面示意图。图9是本专利技术的实施方式1所涉及的另一方式的pn结二极管的剖面示意图。图10是本专利技术的实施方式1所涉及的另一方式的pn结二极管的剖面示意图。图11是本专利技术的实施方式2所涉及的pn结二极管的剖面示意图。图12是本专利技术的实施方式2所涉及的另一方式的pn结二极管的剖面示意图。(符号说明)1：碳化硅半导体基板；2：漂移层；3：阳极层；4：低掺杂区域；5：高掺杂区域；6：绝缘层；7：阳极电极；8：阴极电极；9：外侧低掺杂区域。具体实施方式实施方式1.首先，说明本专利技术的实施方式1所涉及的碳化硅半导体器件的结构。图1是示出作为实施方式1所涉及的碳化硅半导体器件的pn结二极管的结构的剖面示意图。如图1所示，在本实施方式的pn结二极管中，在低电阻且n型的碳化硅半导体基板1的第1主面上形成有由碳化硅构成的n型的漂移层2。在漂移层2上形成有p型的阳极层3。本实施方式的pn结二极管是剖面为梯形形状的台面型，形成从阳极层3到漂移层2将侧面倾斜地切掉而成的台面构造。从剖面的侧面相对阳极层3表面而倾斜的部分(称为台面侧面)到切掉后的平坦部(称为台面底面)，为了与阳极层3连接，从漂移层2的表面侧的阳极层3端部至台面底面以与台面侧面相接且包括台面侧面的方式以预定的宽度形成有p型的低掺杂区域4。在该低掺杂区域4的台面侧面侧，从阳极层3端部到台面底面，形成有p型的高掺杂区域5。在阳极层3的表面上形成有阳极电极7，在碳化硅半导体基板1的下侧形成有阴极电极8。另外，在台面底部的低掺杂区域4的外周侧形成有外侧低掺杂区域9，在形成有低掺杂区域4、高掺杂区域5的漂移层2和阳极层3的台面侧面和台面底面的表面侧，形成有绝缘层6。在阳极层3的表面的阳极电极7的周围也形成有绝缘层6。台面侧面相对于台面底面以及阳极层3的表面而倾斜，根据电场缓和的观点，其角度为10度以上且80度以下等即可。另外，关于台面构造的形状，剖面既可以是直线状，也可以是曲线状。另外，低掺杂区域4和漂移层2的界面也相对于台面底面以及阳极层3的表面而倾斜，其角度为10度以上且80度以下等。接下来，使用图2～图7，说明作为本专利技术的本实施方式的碳化硅半导体器件的pn结二极管的制造方法。图2～图7是用于对作为本实施方式的碳化硅半导体器件的pn结二极管的制造方法进行说明的各工序的pn结二极管的剖面示意图。首先，如图2所示，在碳化硅半导体基板1上形成漂移层2。在此，准备具有4H多型的n型(第1导电类型)且低电阻的碳化硅半导体基板1，在其上通过化学气相沉积(CVD：ChemicalVaporDeposition)法使作为掺杂有氮(N)的n型(第1导电类型)的碳化硅外延层的漂移层2外延生长。漂移层2的杂质浓度是例如1×1014cm-3～1×1016cm-3、厚度是1～200μm等即可，根据碳化硅半导体器件的设计耐压而适当地选择即可。接着，如图3所本文档来自技高网...

【技术保护点】
一种碳化硅半导体器件，其特征在于，具备：第1导电类型的碳化硅半导体基板；第1导电类型的漂移层，形成于所述碳化硅半导体基板上；第2导电类型的阳极层，形成于所述漂移层上；台面构造，外周部形成平坦的台面底面，具有从所述阳极层到所述漂移层的剖面的侧面相对所述阳极层的表面倾斜地形成的台面侧面；第2导电类型的低掺杂区域，以从所述阳极层的端部至所述台面底面包括所述台面侧面的方式形成为使与所述漂移层之间的界面的剖面相对所述阳极层的表面倾斜；以及第2导电类型的高掺杂区域，形成于与所述阳极层的端部相接的所述低掺杂区域内的所述台面侧面侧的区域以及在所述台面侧面的下部与所述台面底面相连的部位，且第2导电类型杂质的杂质浓度比所述低掺杂区域高。

【技术特征摘要】
【国外来华专利技术】2015.10.30 JP 2015-2137071.一种碳化硅半导体器件，其特征在于，具备：第1导电类型的碳化硅半导体基板；第1导电类型的漂移层，形成于所述碳化硅半导体基板上；第2导电类型的阳极层，形成于所述漂移层上；台面构造，外周部形成平坦的台面底面，具有从所述阳极层到所述漂移层的剖面的侧面相对所述阳极层的表面倾斜地形成的台面侧面；第2导电类型的低掺杂区域，以从所述阳极层的端部至所述台面底面包括所述台面侧面的方式形成为使与所述漂移层之间的界面的剖面相对所述阳极层的表面倾斜；以及第2导电类型的高掺杂区域，形成于与所述阳极层的端部相接的所述低掺杂区域内的所述台面侧面侧的区域以及在所述台面侧面的下部与所述台面底面相连的部位，且第2导电类型杂质的杂质浓度比所述低掺杂区域高。2.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述台面侧面相对所述阳极层的表面所成的角度是10度以上且80度以下。3.根据权利要求2所述的碳化硅半导体器件，其特征在于，所述漂移层和低掺杂区域的界面相对所述阳极层的表面所成的角度是10度以上且80度以下。4.根据权利要求1至3中的任意一项所述的碳化硅半导体器件，其特征在于，所述高掺杂区域的杂质浓度比所述阳极层的杂质浓度低。5.根据权利要求1至4中的任意一项所述的碳化硅半导体器件，其特征在于，所述高掺杂区域的杂质浓度是所述低掺杂区域的杂质浓度的2倍以上。6.根据权利要求5所述的碳化硅半导体器件，其特征在于，所述高...

【专利技术属性】
技术研发人员：川原洸太朗，海老原洪平，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP