一种基于FPGA的Sigma-Delta调制器制造技术

本发明专利技术涉及了一种基于FPGA的Sigma‑Delta调制器，属于跳频与扩频通信技术领域，该改进结构的目的是针对传统MASH结构在量化噪声时出现的高延时问题，采用简化一级结构与反馈引入的方式，减小延时，降低量化噪声的影响。本发明专利技术的技术特征在于：在第二级结构中引入两个前馈，使得第一级结构中数字滤波器结构简化。从电路的角度上分析降低了结构复杂度。本发明专利技术通过对结构的分析，改进的MASH结构减少了时延对有用信号的干扰，进一步提高噪声整形效果。

【技术实现步骤摘要】
一种基于FPGA的Sigma-Delta调制器
本专利技术属于跳频与扩频通信
，涉及一种改进MASH结构的Sigma-Delta调制器。
技术介绍
过采样转换器利用现代超大规模集成电路高速、高集成度的优点，以较低成本实现较高的精度，因此过采样转换器逐渐成为数据转换器的主流产品。Sigma-Delta调制器自1962年Inose提出之后，首次应用于噪声整形中，系统电路包含了连续时间积分器和施密特触发器，分别实现积分器和量化器的作用。经过多年的发展，Sigma-Delta调制器也产生了许多新型结构，包括高阶多比特量化Sigma-Delta调制器，多级噪声整形(multi-stagenoiseshaping，MASH)结构调制器及带通Sigma-Delta调制器等。Sigma-Delta调制技术能够实现高精度的数模转换，因此广泛应用于语音处理、电子测量、幅度调制及频率合成等多个领域。Sigma-Delta调制器是Sigma-Delta数据转换器的关键结构，它决定着转换器的精度和速度。因此对Sigma-Delta调制器结构，很多学者进行了大量研究。早期Sigma-Delta调制器运用量化噪声整形技术来抑制有用信号在低频处的量化噪声，并把大部分的量化噪声推到高频带内，然后用滤波器将信号带外的量化噪声滤除。单环高阶Sigma-Delta调制器是在低阶环路的前向通路中级联多个积分器，优点是改善了量化噪声整形的效果，并提高了调制器的信噪比，缺点是稳定性差。级联高阶Sigma-Delta调制器由基本调制器结构级联而成，这种结构被称为多级噪声整形结构，它可以避免不稳定现象的出现，同时又可以实现高阶的噪声整形。低阶的调制器稳定性好，所以由低阶调制器级联而成的MASH结构自然拥有良好的稳定性，并且在相同阶数下，MASH结构比单环高阶Sigma-Delta调制器结构有更大的动态范围，更高的有效位数。MASH结构通常是将几个低阶调制器结构进行级联，前一级产生的量化噪声作为后一级的输入信号，最后把每一级输出进行整合和处理用来抵消除最后一级以外的量化噪声，并对最后一级的量化噪声进行高阶整形。图1为一种比较典型而实用的MASH结构，图中MASH结构由上下两级组成，每级都由二阶单环调制器构成。以Y1、Y2为分界线，左侧模拟部分为两个二阶单环调制器结构，右侧数字部分为噪声抵消单元，作用是抵消除最后一级的量化噪声，故调制器最终输出只包含最后一级的量化噪声。在此MASH结构中，避免了把第一级结构中量化器输出与输入的差作为第二级结构输入的繁琐，而是从一级结构中引出三个模拟信号进行叠加作为二级结构的输入，降低了量化器外围电路的复杂度。该MASH结构在量化噪声消除方面有一定的优势，但在有用信号时延方面仍存在不足。
技术实现思路
本专利技术的目的是针对传统MASH结构在量化噪声时出现的高延时问题，采用简化一级结构与反馈引入的方式，通过改进传统MASH结构，提出了一种改进MASH结构的Sigma-Delta调制器。该调制器降低了结构的复杂度，减少了时延对信号的影响，提高了噪声整形效果。为了达到以上效果，在第二级结构中引入两个前馈，使得改进MASH结构的Sigma-Delta调制器将第一级结构中数字滤波器结构简化。经过改进的MASH结构，在二级结构中加入了两个前馈结构，简化了第一级结构中的滤波器结构，从电路的角度上分析降低了结构复杂度。通过对结构的分析，改进的MASH结构减少了时延对有用信号的干扰，进一步提高噪声整形效果。附图说明为了更清楚的说明专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，下面描述中的附图仅仅是本专利技术的一个实施例，对于本领域普通技术人员来讲，在不付出创造劳动性的前提下，还可以根据附图获得其他的附图。图1是传统MASH结构原理图；图2是本专利技术改进的MASH结构原理图；图3是本专利技术改进MASH结构FPGA实现框图；图4是传统MASH结构仿真图；图5是改进后MASH结构仿真图具体实施方式本专利技术的主旨是提出一种改进MASH结构的Sigma-Delta调制器，该改进结构可以降低结构的复杂度，减少时延对信号的影响，提高噪声整形效果。下面结合附图对本专利技术实施方式作进一步详细描述。图1是传统MASH结构原理图，图中g1，g2，g4，g5为两级结构中积分器的增益系数，g3为第一级和第二级间的耦合系数，g6为数字部分的增益系数。数字滤波器传输函数H1(z)和H2(z)表示如(1)、(2)式。H1(z)＝z-3(1)H2(z)＝(1-z-1)2(2)设输入信号为X(z)，经过第一级的加法器和积分器结构输出X1(z)：X1(z)＝-E1(1-z-1)·z-1(3)式中E1为第一级量化噪声，X1(z)为量化噪声E1的一阶噪声整形。X1(z)经过延时单元和加法器结构，在一级结构的第二个积分器输出X2(z)，表示为：X2(z)＝X(z)-E1(2-z-1)z-1(4)X2(z)中除了有一级量化噪声E1，还有输入信号X(z)，因此X2(z)不能作为二级结构的输入信号。第二级结构输入信号X3(z)由三个模拟信号(X(z)，X1(z)和X2(z))相叠加构成：X3(z)＝X(z)+X1(z)-X2(z)＝E1z-1(5)式中量化噪声E1的单位延时最后能够被数字滤波器消除，信号X3(z)与引入的量化噪声E2经过第二级结构实现二阶噪声整形，输出Y2(z)为：Y2(z)＝3E1z-3+E2(1-z-1)2(6)式中，第二级结构的输出Y2(z)中包含一级量化噪声E1和二级量化噪声E2。根据图1结构中的输入输出关系可得Y(z)表达式如(7)式：Y(z)＝Y1(z)H1(z)+Y2(z)H2(z)＝X2(z)+E1+Y2(z)H2(z)(7)整理得：式中，输入信号X(z)经过MASH结构后，得到的输出信号Y(z)有3个单位的延时，量化噪声E2被四阶整形并产生1/3的增益衰减，而量化噪声E1则被完全消除。图2是本专利技术改进的MASH结构原理图，第一级结构中X1(z)和X2(z)如上(3)式和(4)式。由图中关系可推出Y1(z)：Y1(z)＝X(z)+(1-z-1)2E1(9)Y1(z)含有输入信号分量X(z)，并对一级量化噪声E1进行二阶整形。量化噪声E1的单位延时X3(z)如上式(5)，改进后的MASH结构在第二级结构中引入了两个前馈，根据图2可得Y2(z)：Y2(z)＝3z-1E1+(1-z-1)2E2(10)Y2(z)中一级量化噪声E1和二级量化噪声E2并存，其中一级量化噪声E1存在一个单位的时延，而二级量化噪声E2进行了二阶噪声整形。结合(9)式和(10)式可推出Y(z)为：将(9)、(10)式代入(11)式可得图2结构中输入输出关系的z域表达式：将(12)式与(8)式对比，(12)式中输出信号Y(z)的有用信号只有1个单位延时，噪声整形阶数和增益衰减与(8)式相同。为了验证本专利技术成果，图3是本专利技术改进MASH结构FPGA实现框图，输入数据采用一百个0～100的随机数，第一级结构输出X1-X2送入第二级结构，一级调制器输出的Y1送入到数字滤波器H1，二级调制器输出Y2送入到数字滤波器H2。第一级和第二级调制器中量化器都采用均本文档来自技高网...

【技术保护点】
一种基于FPGA的Sigma‑Delta调制器，其特征在于：在第二级结构中引入两个前馈结构，进而使得2‑2MASH结构的第一级结构中数字滤波器简化。

【技术特征摘要】
1.一种基于FPGA的Sigma-Delta调制器，其特征在于：在第二级结构中引入两个前馈结构，进而使得2-2MASH结构的第一级结构中数字滤波器简化。2.根据权利1所述的在第二级结构中引入两个前馈结构，其特征在于：从第一级和第二级间g3耦合器输出端引出，分别送入第二级的第二个和第三个加法器中。3.根据权利1所述的将第一...

【专利技术属性】
技术研发人员：戈立军，赵瑞君，李晓颖，赵澜，
申请(专利权)人：天津工业大学，
类型：发明
国别省市：天津,12