The present disclosure relates to methods and devices for increasing the dynamic range of delta sigma ADC by using built-in feedback in all the integrators through a circular filter. The device includes delta sigma analog to digital converter (ADC) and baseband processing circuit. The delta sigma ADC includes a plurality of integrator levels, including the first integrator level, operable coupling of the input of the delta sigma ADC; the main quantization circuit, including the master ADC circuit and the master digital to analog converter (DAC) circuit, in which the input of the main ADC circuit is operable to coupling the multiple integrator levels; and the first feedback circuit path, from the first The output of the integrator level is operable to coupling the input of the delta sigma ADC, where the first feedback circuit path is configured to subtract the output voltage from the first integrator level from the input of the delta sigma ADC. The baseband circuit is configured to activate the first feedback circuit path when the input voltage is increased to cause distortion in delta sigma ADC.
【技术实现步骤摘要】
穿过循环滤波器中所有积分器使用内置反馈增加Δ-ΣADC中的动态范围的方法和装置
技术介绍
电子系统可包括模数(A/D)转换器(ADC)。将模拟信号转换为数字量可使电子系统的处理器对系统执行信号处理功能。Δ-ΣADC是一种类型的ADC,广泛用于转换音频频带,精密工业测量应用和物联网(IoT)应用的窄带互联网中的信号。输入电压的幅度可能会限制集成电路Δ-ΣADC的性能不稳定。随着振幅的增大,量化器级可能会过载,导致性能下降。本专利技术人认识到需要改进Δ-ΣADC的动态范围。
技术实现思路
本专利技术通常涉及Δ-Σ模数转换器(ADC)电路,特别涉及改善ADC电路的动态范围。示例性设备包括Δ-Σ模数转换器(ADC)和基带处理电路。Δ-ΣADC包括多个串联的积分器级,包括:第一积分器级,操作性地耦合Δ-ΣADC的输入;主量化电路,包括主ADC电路和主数模转换器(DAC)电路,其中主ADC电路的输入操作性地耦合所述多个积分器级;和第一反馈电路路径,从第一积分器级的输出操作性地耦合Δ-ΣADC的输入,其中第一反馈电路路径被配置为从Δ-ΣADC的输入中减去第一积分器级的输出电压。基带电路被配置为当检测到输入电压增加以在Δ-ΣADC中引起失真时激活第一反馈电路路径,从而增加ADC的动态范围超过全尺寸。本节旨在概述本专利申请的主题。本专利技术不是提供专门的或详尽的解释。包括详细描述以提供有关本专利申请的进一步信息。附图说明在不一定按比例绘制的附图中,相同的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似的数字可以表示相似组件的不同实例。附图通过举例而不是限制的方式说明本文件 ...
【技术保护点】
设备,包括:Δ‑Σ模数转换器(ADC),包括:多个串联的积分器级,包括操作性地耦合所述Δ‑ΣADC的输入的第一积分器级;包括主ADC电路的主量化电路,其中所述主ADC电路的输入操作性地耦合所述多个积分器级;和第一反馈电路路径,从所述第一积分器级的输出操作性地耦合所述Δ‑ΣADC的输入,其中所述第一反馈电路路径被配置为从所述Δ‑ΣADC的输入中减去所述第一积分器级的输出电压;和基带电路,操作性地耦合所述第一反馈电路路径,并且被配置为当检测到所述输入电压增加以在所述Δ‑ΣADC中引起失真时激活所述第一反馈电路路径。
【技术特征摘要】
2016.11.04 US 15/343,6741.设备,包括:Δ-Σ模数转换器(ADC),包括:多个串联的积分器级,包括操作性地耦合所述Δ-ΣADC的输入的第一积分器级;包括主ADC电路的主量化电路,其中所述主ADC电路的输入操作性地耦合所述多个积分器级;和第一反馈电路路径,从所述第一积分器级的输出操作性地耦合所述Δ-ΣADC的输入,其中所述第一反馈电路路径被配置为从所述Δ-ΣADC的输入中减去所述第一积分器级的输出电压;和基带电路,操作性地耦合所述第一反馈电路路径,并且被配置为当检测到所述输入电压增加以在所述Δ-ΣADC中引起失真时激活所述第一反馈电路路径。2.权利要求1所述的设备,其中所述第一反馈电路路径包括第一反馈量化电路,被配置为量化所述第一积分器级的输出,并且所述第一反馈电路路径在激活时从所述Σ-ΔADC的输入中减去所述第一积分器级的量化输出。3.权利要求2所述的设备,其中所述第一反馈量化电路包括子-ADC电路,并且所述第一积分器级的输出操作性地耦合所述子-ADC电路的输入。4.权利要求2所述的设备,包括操作性地耦合所述第一反馈量化器的第一前馈电路路径和在所述Δ-ΣADC电路的输出处的求和电路节点,其中所述第一前馈电路路径被配置为当所述第一反馈电路路径被激活时,使用所述电路求和节点将所述第一积分器级的量化输出添加到所述输出。5.权利要求1所述的设备,包括:第二积分器级,操作性地耦合所述第一积分器级的输出;和第二反馈电路路径,从所述第二积分器级的输出操作性地耦合所述第二积分器级的输入,其中所述第二反馈电路路径被配置为从所述第二积分器级的输入中减去所述第二积分器级的输出电压,并且其中所述基带电路被配置为当检测到所述输入电压增加以在Δ-ΣADC中引起失真时激活所述第二反馈电路路径。6.权利要求5所述的设备,其中所述第二反馈电路路径包括第二反馈量化电路,并且所述第二反馈电路路径被配置为当激活时从所述第二积分器级的输入中减去所述第二积分器级的量化输出。7.权利要求6所述的设备,包括操作性地耦合第二反馈量化器的第二前馈电路路径和在Δ-ΣADC电路输出处的求和电路节点,其中所述第二前馈电路路径被配置为当所述第二反馈电路路径被激活时,使用电路求和节点将所述第二积分器级的量化输出添加到所述输出。8.权利要求1所述的设备,其中所述基带电路被配置为检测信号噪声加失真比(SNDR)何时小于指定的SNDR阈值,并且响应于所述检测而激活所述第一反馈电路路径。9.权利要求1所述的设备,其中所述基带电路被配置为检测接收机链的误码率何时大于阈值误码率,并且响应于所述检测而激活所述第一反馈电路路径。10.权利要求1所述的设备,其中所述多个积分器级包括在所述Δ-ΣADC的环路滤波电路中,并且所述第一反馈电路路径被配置为在激活时从所述Σ-ΔADC的输入中减去所述环路滤波电路的第一积分器级的输出电压。11.权利要求1所述的设备,其中所述Δ-ΣADC电路是1位Δ-ΣADC电路。12.一种控制Δ-Σ模数转换器(ADC)的操作的方法,该方法包括:在Δ-ΣADC的输入处接收输入电压,其中所述Δ-ΣADC包括...
【专利技术属性】
技术研发人员:D·班纳吉,
申请(专利权)人:亚德诺半导体集团,
类型:发明
国别省市:百慕大群岛,BM
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。