半导体装置的形成方法制造方法及图纸

一种用以避免或减少极紫外线引发的材料性质变化(比如层状物厚度较小)的系统半导体装置的形成方法，包括：进行一或多道热处理以至少部份地稳定化形成于基板上的材料层的材料，之后再进行光刻工艺的极紫外线(比如波长介于约124nm至约10nm)曝光。此系统方法在极紫外线光刻图案化之前进行热处理，可降低材料层中的平均应力(包含压缩应力与拉伸应力)，使其接近零应力，释放表面的累积电荷，以及帮助结构重组。热处理可包含一或多道回火工艺、紫外线处理、离子注入、离子轰击、等离子体处理、表面烘烤处理、表面涂布处理、表面灰化处理、或脉冲激光处理。

【技术实现步骤摘要】
半导体装置的形成方法
本专利技术实施例涉及半导体装置的制作方法，更特别涉及在光刻之前，稳定化半导体装置层的材料的方法。
技术介绍
随着半导体装置的尺寸缩小，多种工艺技术如光刻已适用于形成尺寸较小的装置。然而半导体工艺的工艺容忍度越来越小，这些装置的工艺已达到甚至超越现有光刻技术的理论极限。随着半导体装置持续缩小，装置单元之间所需的空间可小于现有技术光掩模与光刻技术所能形成的间隙。下一世代的光刻(NGL)如预期将取代现有的光刻方法。多种下一世代的光刻技术可包含极紫外线光刻(EUV)、电子投射光刻(EPL)、离子投射光刻(IPL)、纳米压印、与X光光刻。在上述技术中，极紫外线光刻具有光刻的最多性质而具有吸引力。
技术实现思路
本专利技术一实施例提供的半导体装置的形成方法，包括：沉积层状物于基板上；进行热处理以至少部份地致密化层状物的材料；在热处理后，形成光敏材料于基板上；以及图案化层状物。附图说明图1至图3为一实施例中，用于半导体晶片的一区域的工艺阶段的示意图。图4为一实施例中，在极紫外线光刻工艺的极紫外线曝光之前，先对介电层进行热处理的示意图。图5至图8为另一实施例中，用于半导体晶片的一区域的工艺阶段的示意图。图9为另一实施例中，在极紫外线光刻工艺的极紫外线曝光的，先对介电层进行热处理的示意图。图10为一实施例中，在热处理之前的碳氧化硅材料其较疏松堆迭区的示意图。图11为一实施例中，在热处理之后的碳氧化硅材料其较致密堆迭区的示意图。图12为一实施例中，用以避免或降低因光刻引发材料层的性质变化的方法其流程图。图13为一实施例中，用以避免或降低因光刻引发介电层的性质变化的方法其流程图。图14为一实施例中，用以避免或降低因极紫外线光刻引发介电层的厚度缩小的方法其流程图。其中，附图标记说明如下：δ、△沉积厚度δ'、△'处理后的厚度110、510基板220、330、620、730介电层330'、730'热处理后的介电层400、900晶片区400'、900'热处理后的晶片区450热处理880材料层1000、1100碳氧化硅材料1200、1300、1400方法1210、1220、1230、1233、1240、1250、1320、1325、1330、1335、1340、1350、1420、1430、1433、1435、1440、1450步骤具体实施方式详细实施例可参考附图。在附图与说明书中，尽可能以相同标号标示相同或类似的部份。相对尺寸、形状、与尺寸可能放大以清楚与方便说明。下述内容关于可形成本专利技术中的方法、系统、和装置的一部份的单元，或更直接的与方法、系统、和装置一同操作的单元。应理解的是，未直接图示或说明的单元，可为本领域技术人员已知的多种形式。在本专利技术的教示下，本领域技术人员应可进行许多替换或变化。本专利技术所述的“一实施例”指的是至少一实施例中包含特定结构或特性的一实施例。综上所述，说明书中多处提及的“一实施例”并不需为相同的实施例。此外，一或多种实施例中的特定结构或特性可以任何合适态样结合。应理解的是，附图仅用以说明而未依比例绘示。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件也可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。光刻工艺用于形成晶片上的集成电路其装置结构。一般的光刻工艺关于施加光致抗蚀剂，以及定义图案于光致抗蚀剂中。光刻光掩模的透明或不透明部份定义光致抗蚀剂中的图案。接着可进行蚀刻将光致抗蚀剂中的图案转移至下方的结构，其中图案化的光致抗蚀剂作为蚀刻掩模掩模。在蚀刻后，可移除图案化的光致抗蚀剂。随着集成电路装置的尺寸降低，在将图案自光刻光掩模转移至晶片时，光学邻近效应造成更多挑战。当两个分开结构之间的距离接近用以成像图案的电磁射线的波长等级时，光学邻近效应可能使相邻的结构彼此短接。双重图案化技术可用以帮助定义结构以解决上述问题。此技术之一为两图案化两蚀刻工艺。在两图案化两蚀刻工艺中，紧邻的结构分为两个或更多的光刻光掩模，且分开的光掩模可用以曝光相同或不同的光致抗蚀剂，使紧邻的结构图案依序转移至相同的层状物上。在多重图案化光刻光掩模的每一个中结构之间的距离，比单一图案化光掩模中结构之间的距离远，因此多重图案化光刻光掩模中结构之间的距离大于用以曝光图案的电磁射线的波长。在采用两光掩模的例子中，复合图案的解析度可有效的增加两倍。如此一来，多重图案化的光刻光掩模中的距离，通常大于触发光学邻近效应的临界距离，也因此实质上降低光学邻近效应的相关挑战。实施例一般关于具有紧密相邻的装置单元的半导体装置其制作方法，且更特别涉及在以极紫外线光刻进行成像/图案化之前，稳定化半导体装置层的材料(如介电材料)的方法。例示性的实施例提供处理工艺，可强化整个基体膜品质使其具有改良的抗热性及抗射线性，并使用于改良的膜堆迭组件的膜应力缓解或降低。在一些实施例中，工件可包含装置晶片，其包含主动装置(如晶体管、二极管、及/或类似物)、视情况包含的被动装置(如电容、电感、电阻、及/或类似物)。在一些实施例中，晶体管可包含鳍状场效晶体管(FinFETs)。晶体管还可包含栅极全绕式(GAA)结构。用以制作晶体管、鳍状场效晶体管、与栅极全绕式结构的方法为本
的一般知识，因此未详述于说明书中以精简及清楚说明。图1为一些实施例中，工件如半导体晶片的示意图。工件可包含半导体的基板110，以及形成于半导体的基板110其表面上的结构。在一实施例中，基板110可包含硅基板。在其他实施例中，基板110可包含一或多种其他合适的半导体单元如钻石或锗；合适的半导体化合物如砷化镓、碳化硅、砷化铟、或磷化铟；或合适的半导体合金如碳化硅锗、磷砷化镓、或磷化镓铟。基板110还可包含其他结构如多种掺杂区、埋置层、磊晶层、及/或绝缘层(未图示)。基板110可为绝缘层上硅(SOI)或蓝宝石上硅。在一些实施例中，基板110可包含掺杂的磊晶层、组成渐变的半导体层、及/或进一步包含半导体层于不同型态的另一半导体层上(比如硅锗层上的硅层)。在其他例子中，半导体化合物基板可包含多层硅结构，或可包含多层半导体化合物结构的硅基板。浅沟槽隔离区(STI，未图示)可形成于半导体的基板110中，以隔离半导体的基板110中的主动区如晶体管。通孔(未图示)可延伸至半导体的基板110中，以电性耦接工件的相反两侧上的装置结构。如图2所示，介电层220可形成于基板110上。在一实施例中，介电层220可作为接点蚀刻停止层(CESL)。介电层220可包含氧化物、氮化物、硅碳为主的材料、掺杂碳的氧化物、及/或上述的组合。举例来说，介电层220可包含下述的一或多种：碳氧化硅、氮化硅、氮氧化硅、氮碳氧化硅、氧化硅、或类似物。介电层220的制作方法可包含等离子体增强化学气相沉积(PECVD)或其他方法，比如高密度等离子体化学气相沉积(HDPCVD)、原子层化学气相沉积(ALCVD)、及/或类似方法。介电层220可为单层或多层。在图3所示的一实施例中，另一介电层330可形成于介电层220上。在一些实施例中，介电层330的组成可为低介电常数介电本文档来自技高网...

【技术保护点】
一种半导体装置的形成方法，包括：沉积一层状物于一基板上；进行一热处理以至少部份地致密化该层状物的材料；在该热处理后，形成一光敏材料于该基板上；以及图案化该层状物。

【技术特征摘要】
2016.11.29 US 62/427,505;2017.04.27 US 15...

【专利技术属性】
技术研发人员：李佳荫，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71