一种准静态动态移位寄存器及红外焦平面阵列读出电路制造技术

本发明专利技术涉及一种准静态动态移位寄存器及红外焦平面阵列读出电路。本发明专利技术包括：第一MOS管，于一第一时钟信号控制下导通一输入端信号至一第一参考节点端；第二MOS管，可控制地连接于电源电压端和第一参考节点端，其控制端连接一第二参考节点端；第三MOS管，连接于一电源电压端和第二参考节点端；第四MOS管，连接于第二参考节点端和接地端之间，第三MOS管和第四MOS管的控制端连接第一参考节点端；第五MOS管、第六MOS管、第七MOS管、第八MOS管、第三参考节点和第四参考节点的连接与以上所述一致，其中第四参考节点还连接电源输出端。本发明专利技术有效的降低了寄存器的功耗，使寄存器电路的静态功耗几乎为零，只存在动态功耗。同时减少了场效应管使用的数量从而节省芯片面积。

A quasi static dynamic shift register and infrared focal plane array readout circuit

The invention relates to a quasi static dynamic shift register and an infrared focal plane array readout circuit. The invention includes: the first MOS tube is guided through a first clock signal to a first reference node end; the second MOS tube is controlled to be connected to the power supply voltage end and the first reference node end, and the control end is connected to a second reference node end; the third MOS tube is connected to a power supply voltage end and second reference. The fourth MOS tube is connected between the second reference node end and the grounding end, the third MOS tube and the fourth MOS tube are connected to the first reference node end; the fifth MOS tube, the sixth MOS tube, the seventh MOS tube, the eighth MOS tube, the third reference node and the fourth reference node are consistent with the above mentioned, including the fourth reference. The test node also connects the power output. The invention effectively reduces the power consumption of the register, so that the static power consumption of the register circuit is almost zero, and there is only dynamic power consumption. At the same time, the number of the field effect transistor is reduced and the chip area is saved.

【技术实现步骤摘要】
一种准静态动态移位寄存器及红外焦平面阵列读出电路
本专利技术涉及寄存器领域，尤其涉及一种准静态动态移位寄存器及红外焦平面阵列读出电路。
技术介绍
在数字电路中，移位寄存器是一种在若干相同时间脉冲下工作的以触发器为基础的器件，数据以并行或串行的方式输入到该器件中，然后每个时间脉冲依次向左或右移动一个比特，在输出端进行输出。移位寄存器可以用来寄存代码，还可以用来实现数据的串行—并行转换、数值的运算以及数据的处理等。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。目前CMOS读出电路中，移位寄存器都采用静态移位寄存器，静态存储器依靠双稳态触发器的两个稳定状态保存信息。每个双稳态电路存储一位二进制代码0或1，一块存储芯片上包含许多个这样的双稳态电路。移位寄存器在工作中，每个寄存器都是开通的，这样会产生很大的功耗。
技术实现思路
本专利技术提供了一种准静态动态移位寄存器及红外焦平面阵列读出电路的目的降低寄存器在工作过程中消耗的功耗，并且简化结构，节省芯片面积。本专利技术的具体内容如下：本专利技术提供了一种准静态动态移位寄存器，包括：第一MOS管，于一第一时钟信号控制下导通一输入端信号至一第一参考节点端；第二MOS管，可控制地连接于所述电源电压端和所述第一参考节点端，其控制端连接一第二参考节点端；第三MOS管，连接于一电源电压端和所述第二参考节点端；第四MOS管，连接于所述第二参考节点端和接地端之间，所述第三MOS管和所述第四MOS管的控制端连接所述第一参考节点端；第五MOS管，于一第二时钟信号控制下导通一输入端信号至一第三参考节点端；第六MOS管，可控制地连接于所述电源电压端和所述第三参考节点端，其控制端连接一第四参考节点端；第七MOS管，连接于一电源电压端和所述第四参考节点端；第八MOS管，连接于所述第四参考节点端和接地端之间，所述第七MOS管和所述第八MOS管的控制端连接所述第四参考节点端，所述第四参考节点连接所述电源输出端；当所述第一时钟信号为高电平，所述第二时钟信号为低电平时，当选中这一行时，高电平传入所述第五MOS管的源极并进行存储，所述第二MOS管导通；当所述第二时钟信号为高电平，所述第一时钟信号为低电平时，所述第一MOS管断开，所述第五MOS管导通，此时电平翻转，数据传送到输出端，输入端和输出端电平一样，相位延迟为所述第一时钟信号和所述第二时钟信号非交叠时钟高电平时间总和。所述第三MOS管与所述第四MOS管连接形成一反向器。所述第七MOS管与所述第八MOS管连接形成一反向器。所述第一时钟信号和所述第二时钟信号为两相非交叠时钟信号。所述第二MOS管、所述第三MOS管、所述第六MOS管和所述第七MOS管为N沟道场效应管。所述第一MOS管、所述第四MOS管、所述第五MOS管和所述第八MOS管为P沟道场效应管。一种红外焦平面阵列读出电路，包括以上任意一项所述的准静态动态移位寄存器。本专利技术的有益效果：本专利技术提供了一种准静态动态移位寄存器，有效的降低了寄存器的功耗，使寄存器电路的静态功耗几乎为零，只存在动态功耗。同时，减少了场效应管使用的数量从而节省芯片面积。附图说明图1是本专利技术准静态动态移位寄存器的电路图；具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。如图1所示，本专利技术提供了一种准静态动态移位寄存器，包括：第一MOS管M1，于一第一时钟信号CP1控制下导通一输入端信号IN至一第一参考节点端N1；第二MOS管M2，可控制地连接于电源电压端VDD和第一参考节点端N1，其控制端连接一第二参考节点端N2；第三MOS管M3，连接于一电源电压端VDD和第二参考节点端N2；第四MOS管M4，连接于第二参考节点端N2和接地端GND之间，第三MOS管和第四MOS管M4的控制端连接第一参考节点端N1；第五MOS管M5，于一第二时钟信号CP2控制下导通一输入端信号IN至一第三参考节点端N3；第六MOS管M6，可控制地连接于电源电压端VDD和第三参考节点端N3，其控制端连接一第四参考节点端N4；第七MOS管M7，连接于一电源电压端VDD和第四参考节点端N4；第八MOS管M8，连接于第四参考节点端N4和接地端GND之间，第七MOS管M7和第八MOS管M8的控制端连接第四参考节点端N4，第四参考节点N4连接电源输出端OUT；当第一时钟信号VP1为高电平，第二时钟信号CP2为低电平时，当选中这一行时，高电平传入第五MOS管M5的源极并进行存储，第二MOS管M2导通；当第二时钟信号CP2为高电平，第一时钟信号CP1为低电平时，第一MOS管M1断开，第五MOS管M5导通，此时电平翻转，数据传送到输出端，输入端IN和输出端OUT电平一样，相位延迟为第一时钟信号CP1和第二时钟信号CP2非交叠时钟高电平时间总和。第三MOS管M3与第四MOS管M4连接形成一反向器。第七MOS管M7与第八MOS管M8连接形成一反向器。第一时钟信号CP1和第二时钟信号CP2为两相非交叠时钟信号。第二MOS管M2、第三MOS管M3、第六MOS管M6和第七MOS管M7为N沟道场效应管。第一MOS管M1、第四MOS管M4、第五MOS管M5和第八MOS管M8为P沟道场效应管。一种红外焦平面阵列读出电路，包括以上任意一项的准静态动态移位寄存器。在一种准静态动态移位寄存器中，第一MOS管M1的源极连接电源输入端IN，第一MOS管M1的栅极连接时钟信号CP1，第一MOS管M1的漏极连接第一参考节点端N1和第二MOS管M2的漏极。时钟信号CP1是指脉冲信号是一个按一定电压幅度，一定时间间隔连续发出的脉冲信号。时钟信号CP1通过第一MOS管M1传入电路。第二MOS管M2的栅极连接第五MOS管M5的源极，第二MOS管M2的源极连接电源信号VDD。第三MOS管M3的源极与电源信号VDD连接，第三MOS管M3的栅极连接第一参考节点N1，第三MOS管M3的漏极连接第二参考节点N2。第四MOS管M4的栅极连接第一参考节点N1，第四MOS管M4的漏极连接第二参考节点N2，第四MOS管M4的源极连接接地端。第三MOS管M3与第四MOS管M4连接形成一反向器。第五MOS管M5的源极与第二参考节点N2连接，第五MOS管M5的栅极连接时钟冲脉CP2，第五MOS管M5的漏极极与第六MOS管M6的漏极和第三参考节点N3连接。第六MOS管M6的漏极与第五MOS管M5的漏极连接，第六MOS管M6的源极连接电源信号VDD，第六MOS管M6的栅极连接电源输出端OUT。第七MOS管M7的源极连接电源信号VDD，第七MOS管M7的栅极连接第三参考节点N3，第七MOS管M7的漏极连接第四参考节点N4，第四参考节点N4与电源输出端本文档来自技高网...

【技术保护点】
一种准静态动态移位寄存器，其特征在于：包括：第一MOS管，于一第一时钟信号控制下导通一输入端信号至一第一参考节点端；第二MOS管，可控制地连接于所述电源电压端和所述第一参考节点端，其控制端连接一第二参考节点端；第三MOS管，连接于一电源电压端和所述第二参考节点端；第四MOS管，连接于所述第二参考节点端和接地端之间，所述第三MOS管和所述第四MOS管的控制端连接所述第一参考节点端；第五MOS管，于一第二时钟信号控制下导通一输入端信号至一第三参考节点端；第六MOS管，可控制地连接于所述电源电压端和所述第三参考节点端，其控制端连接一第四参考节点端；第七MOS管，连接于一电源电压端和所述第四参考节点端；第八MOS管，连接于所述第四参考节点端和接地端之间，所述第七MOS管和所述第八MOS管的控制端连接所述第四参考节点端，所述第四参考节点连接所述电源输出端。

【技术特征摘要】
1.一种准静态动态移位寄存器，其特征在于：包括：第一MOS管，于一第一时钟信号控制下导通一输入端信号至一第一参考节点端；第二MOS管，可控制地连接于所述电源电压端和所述第一参考节点端，其控制端连接一第二参考节点端；第三MOS管，连接于一电源电压端和所述第二参考节点端；第四MOS管，连接于所述第二参考节点端和接地端之间，所述第三MOS管和所述第四MOS管的控制端连接所述第一参考节点端；第五MOS管，于一第二时钟信号控制下导通一输入端信号至一第三参考节点端；第六MOS管，可控制地连接于所述电源电压端和所述第三参考节点端，其控制端连接一第四参考节点端；第七MOS管，连接于一电源电压端和所述第四参考节点端；第八MOS管，连接于所述第四参考节点端和接地端之间，所述第七MOS管和所述第八MOS管的控制端连接所述第四参考节点端，所述第四参考节点连接所述电源输出端。2.根据权利要求1所述的准静态动态移位寄存器，其特征在于：当所述第一时钟信号为高电平，所述第二时钟信号为低电平时，当选中这一行时，高电平传入所述第五MOS管的源极并进行存储，所述第二MOS管导...

【专利技术属性】
技术研发人员：刘华瑞，
申请(专利权)人：中航重庆微电子有限公司，
类型：发明
国别省市：重庆,50