基于异构双处理器冗余结构的安全PLC装置和实现方法制造方法及图纸

本发明专利技术涉及可编程逻辑控制器技术领域，具体的说是基于异构双处理器冗余结构的安全PLC装置和实现方法；装置包括嵌入式ARM处理器、基于FPGA的32位软核RISC处理器、看门狗、安全校验电路、连接ARM处理器及RISC软核处理器的双端口缓冲内存及冗余输入/输入通道电路。方法包括:正常运行状态下，嵌入式ARM处理器与32位软核RISC处理器互为冗余执行PLC逻辑，通过安全校验逻辑电路校验输出结果；当ARM处理器执行故障时，RISC软核处理器将接管PLC快逻辑执行，同时WATCHDOG电路将重置恢复ARM处理器执行状态，确保控制逻辑程序准确可靠执行。本发明专利技术具有实现简单，占用资源少的优点。

【技术实现步骤摘要】
基于异构双处理器冗余结构的安全PLC装置和实现方法
本专利技术涉及可编程逻辑控制器(PLC)
，具体的说是一种基于ARM+FPGA的异构双处理器冗余结构嵌入式安全PLC装置。
技术介绍
PLC是一种具有较高实时性、可靠性要求的可执行逻辑指令的自动化控制装置。PLC广泛应用于数控机床、自动化生产线、机器人等装备制造业及工业自动化控制应用领域。PLC是一种采用处理器实现逻辑判断执行的自动化控制装置，在装置运行过程中，可以将待执行的逻辑分为实时逻辑及非实时逻辑，实时逻辑要求必须在PLC的实时周期内执行完成，主要用于处理实时控制任务的关键操作，非实时逻辑可以允许在若干个实时周期内完成，对时序响应及实时性要求较弱。在硬件结构上，传统PLC以单处理器结构为主，由于处理器等超大规模集成电路芯片在受到电磁干扰等时容易发生复位、死机等处理器执行异常情况，在具有强电磁干扰特点的工业自动化控制等领域应用中，可能发生自动化控制设备运行失损坏以及工作人员受伤等危险，导致巨大损失。目前针对上述可靠性及安全问题，主要采用基于对称双处理器冗余结构的安全PLC装置，或采用双PLC装置建立冗余控制系统实现，方案价格昂贵并且构建复杂。
技术实现思路
针对传统PLC系统在实际应用中的缺点与不足，本专利技术要解决的问题是设计一种安全可靠、方案简单的一种基于ARM+FPGA的异构双处理器冗余结构嵌入式安全PLC装置，在基于ARM处理器的PLC结构基础上，通过增加一个基于FPGA软核32位RISC处理器，构成异构双处理器冗余结构，实现安全逻辑控制。本专利技术为实现上述目的所采用的技术方案是：基于异构双处理器冗余结构的安全PLC装置，包括：ARM处理器,用于将输入信号进行处理后输出至多路输出选择器；FPGA，用于当ARM处理器故障时维持PLC快逻辑的执行并存储执行结果，输出至多路输出选择器，重置ARM处理器；多路输出选择器，用于根据FPGA发送的通道选择信号完成对ARM处理器或FPGA的选择输出。所述FPGA包括：RISC处理器，用于执行输入信号中的实时周期逻辑，并存储执行结果；双端口缓冲存储器，用于同步ARM处理器的处理结果和RISC处理器的执行结果并储存；安全诊断电路，用于接收ARM处理器和RISC处理器的心跳数据；若在一个实时周期内未收到其中一方的心跳数据，则对其对应的看门狗电路发送控制信号；并根据逻辑判断向多路输出选择器发送通道选择信号；安全保护输出数据结构，用于存储预置安全保护输出数据；根据安全诊断电路发出的通道选择信号输出预置安全保护输出数据至多路输出选择器；看门狗电路，用于当收到安全诊断电路的控制信号时，向其对应的处理器发送复位信号使其复位。所述安全保护输出数据结构包括锁存器；锁存器用于存储并发送预置安全保护输出数据至多路输出选择器。所述安全诊断电路包括倒计时器、非逻辑、与逻辑和或非逻辑；第一倒计时器输入端用于接收ARM处理器的心跳数据，输出端与ARM处理器对应的看门狗电路、非逻辑输入端、或非逻辑第一输入端连接；非逻辑输出端与与逻辑的第一输入端连接；第二倒计时器输入端用于接收RISC处理器的心跳数据，输出端与RISC处理器对应的看门狗电路、或非逻辑第二输入端、与逻辑的第二输入端连接；第一倒计时器输出端、与逻辑输出端、或非逻辑输出端分别输出逻辑电平构成通道选择信号至多路输出选择器。基于异构双处理器冗余结构的安全PLC装置的实现方法，包括以下步骤：ARM处理器将输入信号进行处理后输出至多路输出选择器；FPGA当ARM处理器故障时维持PLC快逻辑的执行并存储执行结果，输出至多路输出选择器，重置ARM处理器；多路输出选择器根据FPGA发送的通道选择信号完成对ARM处理器或FPGA的选择输出。所述FPGA当ARM处理器故障时维持PLC快逻辑的执行并存储执行结果，输出至多路输出选择器，重置ARM处理器包括以下步骤：RISC处理器执行输入信号中的实时周期逻辑，并存储执行结果；双端口缓冲存储器同步ARM处理器的处理结果和RISC处理器的执行结果并储存；安全诊断电路接收ARM处理器和RISC处理器的心跳数据；若在一个实时周期内未收到其中一方的心跳数据，则对其对应的看门狗电路发送控制信号；并根据逻辑判断向多路输出选择器发送通道选择信号；-看门狗电路，用于当收到安全诊断电路的控制信号时，向其对应的处理器发送复位信号使其复位；安全保护输出数据结构存储预置安全保护输出数据；根据安全诊断电路发出的通道选择信号输出预置安全保护输出数据至多路输出选择器。所述安全诊断电路工作流程包括以下步骤：通过接收来自ARM处理器或RISC处理器的心跳数据，执行各倒计时器的刷新；每个倒计时器如在1个实时逻辑周期内未收到来自处理器的心跳数据，将输出控制信号至看门狗电路，并通过逻辑判断输出通道选择信号至多路选择器。当ARM处理器的心跳数据按实时周期输出时，选择ARM处理器输出对应通道为高电平，RISC处理器输通道和安全保护输出数据结构通道为低电平；当ARM处理器的心跳数据未按实时周期输出、且RISC处理器的心跳数据按实时周期输出时，选择RISC处理器输通道为高电平；否则，选择安全保护输出数据结构通道为高电平。本专利技术具有以下有益效果及优点：1.实用性强。本专利技术是以实际应用为前提，针对现有数控系统中PLC自身结构的缺陷以及使用过程中安全机制不完善等问题，通过在PLC装置中增加一个软核RISC处理器执行实时逻辑功能，在PLC的ARM主处理器发生故障情况下，能够确保实时逻辑正常运行，将大幅提高PLC在运行过程中的稳定性，保证人员和设备的安全。2.结构复杂度较低。本专利技术采用了ARM处理器+设计在FPGA芯片上的软核RISC处理器的异构处理器结构，与传统双处理器结构的安全PLC装置相比，设计简单，系统实现复杂度低而且具有良好的性能。3.具有良好的抗干扰性。因为采用了双通道冗余结构，在受到外界因素干扰时，可以保证至少一条线路正常工作，维持PLC主要功能模块的运行。附图说明图1为本专利技术PLC装置整体结构示意图；图2多路输出选择器及预置安全保护输出电路结构示意图；图3安全诊断电路示意图。具体实施方式下面结合附图及实例对本专利技术做进一步的详细说明。装置的硬件结构上，仅采用1个物理处理器芯片，32位RISC软核处理器放置在FPGA芯片中，简化系统结构设计。同时，在PLC执行过程中，ARM处理器与32位软核RISC处理器同时独立执行相同的具有实时周期要求的PLC逻辑功能，并通过安全校验电路交叉检测2个处理器的执行结果并输出，在ARM处理器发生故障时，通过软核32位RISC确保实时周期PLC逻辑功能能够正确执行，确保实时周期逻辑可靠实时运行，同时通过看门狗电路及安全处理电路重置ARM处理器，恢复实时周期逻辑及非实时周期逻辑程序的运行。实现对采用对称双处理器冗余结构的安全PLC装置，或采用双PLC装置建立冗余控制系统的替代，同时具有设计简单，成本低的特点。一种基于ARM+FPGA的异构双处理器冗余结构的嵌入式安全PLC装置，其中包括：1.装置采用ARM处理器和基于FPGA的32位软核RISC处理器构成的异构处理结构。32位软核RISC处理器设计在PLC的FPGA芯片中，每个处理器具有独立的逻辑输入及输出通道，A本文档来自技高网...

【技术保护点】
基于异构双处理器冗余结构的安全PLC装置，其特征在于包括：ARM处理器,用于将输入信号进行处理后输出至多路输出选择器；FPGA，用于当ARM处理器故障时维持PLC快逻辑的执行并存储执行结果，输出至多路输出选择器，重置ARM处理器；多路输出选择器，用于根据FPGA发送的通道选择信号完成对ARM处理器或FPGA的选择输出。

【技术特征摘要】
1.基于异构双处理器冗余结构的安全PLC装置，其特征在于包括：ARM处理器,用于将输入信号进行处理后输出至多路输出选择器；FPGA，用于当ARM处理器故障时维持PLC快逻辑的执行并存储执行结果，输出至多路输出选择器，重置ARM处理器；多路输出选择器，用于根据FPGA发送的通道选择信号完成对ARM处理器或FPGA的选择输出。2.根据权利要求1所述的基于异构双处理器冗余结构的安全PLC装置，其特征在于所述FPGA包括：RISC处理器，用于执行输入信号中的实时周期逻辑，并存储执行结果；双端口缓冲存储器，用于同步ARM处理器的处理结果和RISC处理器的执行结果并储存；安全诊断电路，用于接收ARM处理器和RISC处理器的心跳数据；若在一个实时周期内未收到其中一方的心跳数据，则对其对应的看门狗电路发送控制信号；并根据逻辑判断向多路输出选择器发送通道选择信号；安全保护输出数据结构，用于存储预置安全保护输出数据；根据安全诊断电路发出的通道选择信号输出预置安全保护输出数据至多路输出选择器；看门狗电路，用于当收到安全诊断电路的控制信号时，向其对应的处理器发送复位信号使其复位。3.根据权利要求1所述的基于异构双处理器冗余结构的安全PLC装置，其特征在于所述安全保护输出数据结构包括锁存器；锁存器用于存储并发送预置安全保护输出数据至多路输出选择器。4.根据权利要求1所述的基于异构双处理器冗余结构的安全PLC装置，其特征在于所述安全诊断电路包括倒计时器、非逻辑、与逻辑和或非逻辑；第一倒计时器输入端用于接收ARM处理器的心跳数据，输出端与ARM处理器对应的看门狗电路、非逻辑输入端、或非逻辑第一输入端连接；非逻辑输出端与与逻辑的第一输入端连接；第二倒计时器输入端用于接收RISC处理器的心跳数据，输出端与RISC处理器对应的看门狗电路、或非逻辑第二输入端、与逻辑的第二输入端连接；第一倒计时器输出端、与逻辑输出端、或非逻辑输出端分别输出逻辑电平构成通道选择信号至多路输出选择器。5.基于异构双处理器冗余结构的安全PLC装置的实现方法...

【专利技术属性】
技术研发人员：尹震宇，杨东升，马跃，李明时，谷艾，陈玄一，格日勒图，
申请(专利权)人：中国科学院沈阳计算技术研究所有限公司，
类型：发明
国别省市：辽宁,21