一种低噪声放大器及射频前端集成电路制造技术

本发明专利技术提供一种低噪声放大器及射频前端集成电路，通过在位于输入端的第一电感两端分别增加接地的第一电容及第二电容，为该低噪声放大器的输入端引入π型匹配网络，使该低噪声放大器的第一电感的电感量缩小为现有技术的1/4，降低了所需输入电感的大小，进而避免了现有技术中由于输入电感过大而导致的难于片上集成、芯片面积大、成本高、Q值下降和影响噪声性能的问题。并且，本低噪声放大器通过采用增益提升技术，提高了低噪声放大器的等效阻抗，进而提高了该该低噪声放大器的电压增益，为该低噪声放大器的多频应用提供了足够的增益。

【技术实现步骤摘要】
一种低噪声放大器及射频前端集成电路
本专利技术涉及电力电子
，特别涉及一种低噪声放大器及射频前端集成电路。
技术介绍
随着多模多频通信技术的发展，射频前端架构日益复杂，使得射频前端集成电路的芯片面积也逐渐增大，成本日渐增加。而多模多频整合射频前端集成电路设计能够使单芯片设计整合兼具多模多频的多芯片功能，有助于简化系统设计、节省芯片面积、降低成本。现有技术中，射频前端集成电路中的低噪声放大器，如图1所示，其工作频带越低时，其输入电感Lg越大；比如，当工作频带为0.9GHz时，其输入电感的电感量Lg≈48nH，芯片面积大，成本高、难于片上集成；且电感过大，使其Q值下降、影响该低噪声放大器的噪声性能。
技术实现思路
本专利技术提供一种低噪声放大器及射频前端集成电路，以解决现有技术中由于输入电感过大而导致的难于片上集成、芯片面积大、成本高、Q值下降和影响噪声性能的问题。为实现上述目的，本申请提供的技术方案如下：一种低噪声放大器，包括：第一电容、第二电容、第三电容、第四电容、第五电容、第一电感、第二电感、第三电感、第一电阻、第二电阻、第一MOS管、第二MOS管及第三MOS管；其中：所述第三电容的一端为所述低噪声放大器的输入端；所述第三电容的另一端分别与所述第一电容的一端及所述第一电感的一端相连；所述第一电感的另一端分别与所述第二电容的一端、所述第一电阻的一端及所述第一MOS管的栅极相连；所述第一电容的另一端与所述第二电容的另一端均接地；所述第一电阻的另一端接收偏置电压；所述第一MOS管的源极通过所述第二电感接地；所述第一MOS管的漏极与所述第二MOS管的源极及所述第三MOS管的栅极相连；所述第二MOS管的栅极及所述第三MOS管的漏极相连，连接点通过所述第二电阻接电源电压；所述第二MOS管的漏极分别与所述第五电容的一端、所述第三电感的一端以及所述第四电容的一端相连；所述第三电感的另一端与所述第四电容的另一端均接收所述电源电压；所述第五电容的另一端为所述低噪声放大器的输出端；所述第三MOS管的源极接地。优选的，所述第一电感为多抽头电感。优选的，还包括：第一射频开关及调谐器；其中：所述第一射频开关的两个可选通路的输入端分别与所述第一电感的两个中间抽头一一对应相连；所述第一射频开关的两个可选通路的输出端均与所述第一第一电感和第一MOS管的栅极连接点相连；所述调谐器的输出端接收所述电源电压；所述调谐器的输入端与所述第二MOS管的漏极相连。优选的，所述调谐器为二阶可编程电容阵列调谐器，包括：第二射频开关、第六电容及第七电容；其中：所述第二射频开关的两个可选通路的输出端为所述调谐器的输出端；所述第二射频开关的两个可选通路的输入端分别与所述第六电容的一端及所述第七电容的一端一一对应相连；所述第六电容的另一端与所述第七电容的另一端相连，连接点为所述调谐器的输入端。优选的，所述第一射频开关及所述第二射频开关均为RFSOI开关器件。一种射频前端集成电路，包括如上述任一所述的低噪声放大器。本专利技术提供的低噪声放大器，通过在位于输入端的第一电感两端分别增加接地的第一电容及第二电容，为该低噪声放大器的输入端引入π型匹配网络，使该低噪声放大器的第一电感的电感量缩小为现有技术的1/4，降低了所需输入电感的大小，进而避免了现有技术中由于输入电感过大而导致的难于片上集成、芯片面积大、成本高、Q值下降和影响噪声性能的问题。并且，本低噪声放大器通过采用增益提升技术，提高了低噪声放大器的等效阻抗，进而提高了该该低噪声放大器的电压增益，为该低噪声放大器的多频应用提供了足够的增益。附图说明为了更清楚地说明本专利技术实施例或现有技术内的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述内的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有技术提供的低噪声放大器的电路示意图；图2是本专利技术实施例提供的低噪声放大器的电路示意图；图3是本专利技术另一实施例提供的低噪声放大器的电路示意图；图4是本专利技术另一实施例提供的多抽头电感的结构示意图；图5是本专利技术另一实施例提供的多抽头电感的等效示意图；图6是本专利技术另一实施例提供的不同低噪声放大器的相对面积示意图；图7是本专利技术另一实施例提供的低噪声放大器三频应用的增益示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本专利技术提供一种低噪声放大器，以解决现有技术中由于电感过大而导致的难于集成、Q值下降和影响噪声性能的问题。具体的，参见图2，该低噪声放大器包括：第一电容C1、第二电容C2、第三电容Cg、第四电容Cd、第五电容Co、第一电感Lg、第二电感Ls、第三电感Ld、第一电阻Rg、第二电阻Rb、第一MOS管Min、第二MOS管Mo及第三MOS管M2；其中：第三电容Cg的一端为低噪声放大器的输入端，接收输入信号RFin；第三电容Cg的另一端分别与第一电容C1的一端及第一电感Lg的一端相连；第一电感Lg的另一端分别与第二电容C2的一端、第一电阻Rg的一端及第一MOS管Min的栅极相连；第一电容C1的另一端与第二电容C2的另一端均接地；第一电阻Rg的另一端接收偏置电压Vb；第一MOS管Min的源极通过第二电感Ls接地；第一MOS管Min的漏极与第二MOS管Mo的源极及第三MOS管M2的栅极相连；第二MOS管Mo的栅极及第三MOS管M2的漏极相连，连接点通过第二电阻Rb接收电源电压Vdd；第二MOS管Mo的漏极分别与第五电容Co的一端、第三电感Ld的一端以及第四电容Cd的一端相连；第三电感Ld的另一端与第四电容Cd的另一端均接收电源电压Vdd；第五电容Co的另一端为低噪声放大器的输出端，生成输出信号RFout；第三MOS管M2的输出端接地。在具体的实际应用中，各个MOS管可以用三极管代替，使其具体应用环境而定，均在本申请的保护范围内。具体的工作原理为：以该低噪声放大器的工作频带为0.9GHz为例进行说明，此时，该低噪声放大器中的Ls≈1nH，Cgs≈600fF，与现有技术相同；但是，本实施例提供的该低噪声放大器，通过在位于输入端的第一电感Lg的两端分别增加接地的第一电容C1及第二电容C2，为该低噪声放大器的输入端引入π型匹配网络，使第一电感Lg的电感量约等于12nH，缩小为现有技术的1/4，实现了电感量的有效降低。进而避免了现有技术中由于输入电感过大而导致的难于片上集成、芯片面积大、成本高、Q值下降和影响噪声性能的问题。另外，本实施例中，该低噪声放大器的电压增益计算公式为：Av＝Gm，MinRoutRout＝ro，Mingm，Moro，Mogm，M2ro，M2；其中，Av为电压增益，Gm，Min为第一MOS管Min的输出级等效跨导，Rout为低噪声放大器的等效阻抗，ro，Min为第一MOS管Min的输出阻抗，gm，Mo为第二MOS管Mo的跨导，ro，Mo为第二MOS管Mo的输出阻抗，gm，M2为第三本文档来自技高网...

【技术保护点】
一种低噪声放大器，其特征在于，包括：第一电容、第二电容、第三电容、第四电容、第五电容、第一电感、第二电感、第三电感、第一电阻、第二电阻、第一MOS管、第二MOS管及第三MOS管；其中：所述第三电容的一端为所述低噪声放大器的输入端；所述第三电容的另一端分别与所述第一电容的一端及所述第一电感的一端相连；所述第一电感的另一端分别与所述第二电容的一端、所述第一电阻的一端及所述第一MOS管的栅极相连；所述第一电容的另一端与所述第二电容的另一端均接地；所述第一电阻的另一端接偏置电压；所述第一MOS管的源极通过所述第二电感接地；所述第一MOS管的漏极与所述第二MOS管的源极及所述第三MOS管的栅极相连；所述第二MOS管的栅极及所述第三MOS管的漏极相连，连接点通过所述第二电阻接电源电压；所述第二MOS管的漏极分别与所述第五电容的一端、所述第三电感的一端以及所述第四电容的一端相连；所述第三电感的另一端与所述第四电容的另一端均接收所述电源电压；所述第五电容的另一端为所述低噪声放大器的输出端；所述第三MOS管的源极接地。

【技术特征摘要】
1.一种低噪声放大器，其特征在于，包括：第一电容、第二电容、第三电容、第四电容、第五电容、第一电感、第二电感、第三电感、第一电阻、第二电阻、第一MOS管、第二MOS管及第三MOS管；其中：所述第三电容的一端为所述低噪声放大器的输入端；所述第三电容的另一端分别与所述第一电容的一端及所述第一电感的一端相连；所述第一电感的另一端分别与所述第二电容的一端、所述第一电阻的一端及所述第一MOS管的栅极相连；所述第一电容的另一端与所述第二电容的另一端均接地；所述第一电阻的另一端接偏置电压；所述第一MOS管的源极通过所述第二电感接地；所述第一MOS管的漏极与所述第二MOS管的源极及所述第三MOS管的栅极相连；所述第二MOS管的栅极及所述第三MOS管的漏极相连，连接点通过所述第二电阻接电源电压；所述第二MOS管的漏极分别与所述第五电容的一端、所述第三电感的一端以及所述第四电容的一端相连；所述第三电感的另一端与所述第四电容的另一端均接收所述电源电压；所述第五电容的另一端为所述低噪声放大器的输出端；所述第三MOS管的源极接地。2.根据权利要求1所述的低...

【专利技术属性】
技术研发人员：戴若凡，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31