半导体器件及其形成方法技术

本发明专利技术提供了一种半导体器件及其形成方法，所述半导体器件包括：部分位于有源区内并延伸出所述有源区的栅氧化层；覆盖所述栅氧化层的栅电极，所述栅电极包括位于所述有源区内的第一栅电极和位于所述有源区外侧的第二栅电极，其中，所述第二栅电极与其下方半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体衬底之间的功函数差。如此，可使位于有源区外侧的寄生器件具有较大的临界电压，并可使所述寄生器件的临界电压大于有源区中元件的临界电压，进而有效避免了所述半导体器件在一个较低的电压下开启，有效改善了半导体器件的双峰效应。

Semiconductor devices and their formation methods

The present invention provides a semiconductor device and a forming method. The semiconductor device comprises a gate oxide layer that is partially located in the active region and extends out of the active region, covering the gate electrode of the gate oxide layer, which comprises a first gate electrode located in the active area and a third side located outside the active area. The two gate electrode, in which the work function between the second gate electrode and the lower semiconductor substrate is worse than the difference between the work function between the first gate electrode and the semiconductor substrate below. In this way, the parasitic device located outside the active region has a larger critical voltage, and the critical voltage of the parasitic device is larger than the critical voltage of the components in the active region, thus effectively avoiding the semiconductor device opening at a lower voltage and improving the Shuangfeng effect of the semiconductor device effectively.

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体
，特别涉及一种半导体器件及其形成方法。
技术介绍
随着集成电路的不断发展，人们对器件的性能要求也越来越高，同时器件的双峰效应对电路的影响也越来越明显。双峰效应可能会导致半导体的输出错误，进而产生终端失效，使整个电路的可靠性受到影响。通常情况下，产生双峰效应的原因是器件的边缘效应。图1为现有的一种半导体器件的俯视图，如图1所示，所述半导体器件中的栅氧化层10部分位于有源区20内，并从所述有源区20延伸出。其中，由于成膜工艺的特性，会使位于有源区20外侧的栅极氧化层10b的厚度和位于有源区内的栅氧化层10a的厚度存在差异，这就相当于，在有源区20中具有一主器件以及在有源区20的外部还存在有一寄生器件，且该寄生器件的临界电压与有源区中的主器件的临界电压存在差异，即，所述寄生器件的临界电压小于所述有源区中主器件的临界电压，从而使所述半导体器件具有一个较低的开启电压，进而导致了所述半导体器件具有双峰效应。由于双峰效应的产生会使半导体器件出现明显的漏电现象，进而直接导致半导体器件失效，因此双峰效应在晶体管的工艺要求上应尽量避免。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其形成方法，以改善现有的半导体器件中的双峰效应，避免半导体器件出现漏电现象。为解决上述技术问题，本专利技术提供一种半导体器件，所述半导体器件具有一有源区，其特征在于，所述半导体器件包括：半导体衬底；形成于所述半导体衬底上的栅氧化层，所述栅氧化层部分位于所述有源区内，并延伸出所述有源区；覆盖所述栅氧化层的栅电极，所述栅电极包括第一栅电极和第二栅电极，所述第一栅电极位于所述有源区内的栅氧化层上，所述第二栅电极位于所述有源区外的栅氧化层上，其中，所述第二栅电极与其下方的半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体衬底之间的功函数差。可选的，所述半导体器件中，第一栅电极为第一掺杂类型的栅电极。可选的，所述半导体器件中，第二栅电极为未掺杂的栅电极。可选的，所述半导体器件中，第二栅电极为第二掺杂类型的栅电极。可选的，所述半导体器件中，第一掺杂类型为N掺杂类型。可选的，所述半导体器件中，第二掺杂类型为P掺杂类型。可选的，所述半导体器件中，第一掺杂类型为P掺杂类型。可选的，所述半导体器件中，第二掺杂类型为N掺杂类型。可选的，所述半导体器件中，栅电极的材质为多晶硅。可选的，所述半导体器件中，N掺杂类型的栅电极为掺杂有硼的多晶硅，所述P掺杂类型的栅电极为掺杂有砷的多晶硅。本专利技术的又一目的在于提供一种半导体器件的形成方法，包括：提供一半导体衬底，所述半导体衬底上定义有一有源区；于所述半导体衬底上形成一栅氧化层，所述栅氧化层部分位于所述有源区内，并延伸出所述有源区；于所述有源区内的栅氧化层上形成第一栅电极，于所述有源区外的栅氧化层上形成第二栅电极，所述第二栅电极与其下方的半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体衬底之间的功函数差。可选的，形成所述第一栅电极的方法包括：于所述栅氧化层上形成一栅电极材料层；对位于所述有源区内的栅电极材料层掺杂第一掺杂类型的杂质离子以形成第一栅电极。可选的，形成所述第二栅电极的方法包括：在形成所述栅电极材料层之后，对位于所述有源区外侧的栅电极材料层掺杂第二掺杂类型的杂质离子以形成第二栅电极。可选的，形成所述第二栅电极的方法包括：在形成所述栅电极材料层之后，位于所述有源区外侧的未掺杂的栅电极材料层直接作为所述第二栅电极。可选的，在形成第一栅电极之后，还包括：对半导体器件的阈值电压进行检测，并根据检测结构判断是否存在有双峰效应；若存在有双峰效应，则对位于所述有源区外侧的栅电极材料层掺杂第二掺杂类型的杂质离子以形成第二栅电极；若不存在双峰效应，则位于所述有源区外侧的未掺杂的栅电极材料层直接作为所述第二栅电极。可选的，所述第一栅电极和所述第二栅电极均采用离子注入工艺在所述栅电极材料层中掺杂杂质离子。可选的，对位于所述有源区内的栅电极材料层掺杂N型杂质离子以形成第一栅电极。可选的，对位于所述有源区外侧的栅电极材料层掺杂P型杂质离子以形成第二栅电极。可选的，对位于所述有源区内的栅电极材料层掺杂P型的杂质离子以形成第一栅电极。可选的，对位于所述有源区外侧的栅电极材料层掺杂N型的杂质离子以形成第二栅电极。可选的，所述栅电极材料层的材质为多晶硅。可选的，所述N型的杂质离子为硼离子，所述P型的杂质离子为砷、磷或锑。与现有技术相比，本专利技术提供的半导体器件中，由于位于有源区外侧的第二栅电极与半导体衬底之间的功函数差大于位于有源区内的第二栅电极与其下方的半导体衬底(即，沟道区的衬底材料)之间的功函数，从而使位于有源区外侧的寄生器件具有较大的临界电压，并可使所述寄生器件的临界电压大于有源区中元件的临界电压，进而有效避免了所述半导体器件在一个较低的电压下开启，有效改善了半导体器件的双峰效应。以及，在本专利技术提供的半导体器件的形成方法中，通过对有源区内部和外侧的栅电极材料层分别进行处理，使得位于有源区外侧的栅电极材料层具有更大的功函数调整空间，以利于对其功函数值进行调整以得到具有所预期的功函数值的第二栅电极，避免所形成的半导体器件中存在双峰效应。附图说明图1为现有的一种半导体器件的俯视图；图2为本专利技术一实施例中的半导体器件的俯视图；图3a为图2所示的本专利技术一实施例中的半导体器件沿Y方向的剖面图；图3b为图2所示的本专利技术一实施例中的半导体器件沿X方向的剖面图；图4为本专利技术一实施例中的半导体器件的形成方法的流程示意图；图5a～图8a为本专利技术一实施例中的半导体器件的形成步骤中的俯视图；图5b～图8b为图5a～图8a所示的本专利技术一实施例中的半导体器件的形成步骤中的沿Y方向的剖面图；图5c～图8c为图5a～图8a所示的本专利技术一实施例中的半导体器件的形成步骤中的沿X方向的剖面图。具体实施方式如
技术介绍
所述，在现有的半导体器件中，由于位于有源区内的栅氧化层的厚度与位于有源区外侧的栅氧化层的厚度存在较大差异，进而导致了所述半导体器件具有双峰效应。为改善双峰效应，传统的方法一般是通过提高所述栅氧化层的厚度均匀性，以减小有源区外侧的栅氧化层和有源区内的栅氧化层的厚度差异。例如，首先，通过热氧化法在半导体衬底上生长一牺牲氧化层；接着，去除所述牺牲氧化层，进而改善有源区的边缘尖角；接着，再于所述半导体衬底上形成栅氧化层。虽然，通过这种方式可提高所述栅氧化层的均匀性，进而改善双峰效应，然而，这种方式会附加减少浅沟槽隔离的氧化层厚度，减少器件台阶高度，弱化了器件工艺窗口。有鉴于此，本申请的专利技术人摒弃了传统的改善方式，提供了另一种解决思路，其不仅可有效改善半导体器件的双峰效应，并且还不会对器件的工艺窗口产生影响。即，本专利技术提供了一种半导体器件，所述半导体器件中具有一有源区，包括：半导体衬底；形成于所述半导体衬底上的栅氧化层，所述栅氧化层部分位于所述有源区内，并延伸出所述有源区；覆盖所述栅氧化层的栅电极，所述栅电极包括第一栅电极和第二栅电极，所述第一栅电极位于所述有源区内的栅氧化层上，所述第二栅电极位于所述有源区外的栅氧化层上，其中，所述第二栅电极与其下方的半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体本文档来自技高网...

【技术保护点】
一种半导体器件，所述半导体器件具有一有源区，其特征在于，所述半导体器件包括：半导体衬底；形成于所述半导体衬底上的栅氧化层，所述栅氧化层部分位于所述有源区内，并延伸出所述有源区；覆盖所述栅氧化层的栅电极，所述栅电极包括第一栅电极和第二栅电极，所述第一栅电极位于所述有源区内的栅氧化层上，所述第二栅电极位于所述有源区外的栅氧化层上，其中，所述第二栅电极与其下方的半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体衬底之间的功函数差。

【技术特征摘要】
1.一种半导体器件，所述半导体器件具有一有源区，其特征在于，所述半导体器件包括：半导体衬底；形成于所述半导体衬底上的栅氧化层，所述栅氧化层部分位于所述有源区内，并延伸出所述有源区；覆盖所述栅氧化层的栅电极，所述栅电极包括第一栅电极和第二栅电极，所述第一栅电极位于所述有源区内的栅氧化层上，所述第二栅电极位于所述有源区外的栅氧化层上，其中，所述第二栅电极与其下方的半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体衬底之间的功函数差。2.如权利要求1所述的半导体器件，其特征在于，所述第一栅电极为第一掺杂类型的栅电极。3.如权利要求2所述的半导体器件，其特征在于，所述第二栅电极为未掺杂的栅电极。4.如权利要求2所述的半导体器件，其特征在于，所述第二栅电极为第二掺杂类型的栅电极。5.如权利要求4所述的半导体器件，其特征在于，所述第一掺杂类型为N掺杂类型。6.如权利要求5所述的半导体器件，其特征在于，所述第二掺杂类型为P掺杂类型。7.如权利要求4所述的半导体器件，其特征在于，所述第一掺杂类型为P掺杂类型。8.如权利要求7所述的半导体器件，其特征在于，所述第二掺杂类型为N掺杂类型。9.如权利要求6或8所述的半导体器件，其特征在于，所述栅电极的材质为多晶硅。10.如权利要求9所述的半导体器件，其特征在于，所述N掺杂类型的栅电极为掺杂有硼的多晶硅，所述P掺杂类型的栅电极为掺杂有砷的多晶硅。11.一种半导体器件的形成方法，其特征在于，包括：提供一半导体衬底，所述半导体衬底上定义有一有源区；于所述半导体衬底上形成一栅氧化层，所述栅氧化层部分位于所述有源区内，并延伸出所述有源区；于所述有源区内的栅氧化层上形成第一栅电极，于所述有源区外的栅氧化层上形成第二栅电极，所述第二栅电极与其下方的半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体衬底之间的功函数差。12.如权利要求11所述的半导体器件的形成方法，其特征在于，形成所述第一栅电极的方法包括：于所述栅氧化层上形成...

【专利技术属性】
技术研发人员：洪波，张帅，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31