半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，提高半导体装置的性能。一实施方式的半导体装置具有丝线(12S1)，该丝线(12S1)在半导体芯片(10)的绝缘膜(13)形成的开口部(13H1)处在一个接合面(SEt1)的多个部位接合。而且，半导体装置具有以与接合面(SEt1)相接的方式将半导体芯片(10)及丝线(12S1)密封的密封体。而且，接合面(SEt1)中的与丝线(12S1)未重叠的部分的面积变小。

Semiconductor device

The invention provides a semiconductor device to improve the performance of semiconductor devices. One embodiment of the semiconductor device has a silk line (12S1), which is joined in a plurality of parts of a joint surface (SEt1) in the opening part (13H1) formed by the insulating film (13) of the semiconductor chip (10). Moreover, the semiconductor device has a sealing body which seals the semiconductor chip (10) and the silk thread (12S1) in a manner connected with the joint surface (SEt1). Moreover, the area of the joint surface (SEt1) which is not overlapped with the silk thread (12S1) becomes smaller.

【技术实现步骤摘要】
半导体装置
本专利技术涉及半导体装置，例如，涉及连接有丝线的引线的一部分由树脂密封体密封的半导体装置。
技术介绍
在日本特开2014-27293号公报(专利文献1)中记载了在半导体芯片的一个源电极焊盘连接有多个丝线的功率半导体装置、及在半导体芯片的多个源电极焊盘分别连接有丝线的半导体装置。另外，在日本特开2013-102233号(专利文献2)中记载了使用作为焊头的楔形工具在半导体芯片的多个焊盘及引线柱分别接合一个铝带的方法。【现有技术文献】【专利文献】【专利文献1】日本特开2014-27293号公报【专利文献2】日本特开2013-102233号公报
技术实现思路
【专利技术要解决的课题】本申请专利技术者对于半导体装置的性能提高进行了研讨。例如，存在有在半导体芯片的一个电极焊盘的多个部位接合一个丝线的技术。半导体芯片的电极形成面由作为保护膜的绝缘膜覆盖，在电极焊盘的多个部位接合丝线的情况下，通过增大形成于保护膜的开口部的开口面积而丝线容易连接。然而，已知以构成电极焊盘的金属材料与将丝线密封的树脂材料之间的接合界面的强度弱的情况为起因，电极焊盘中的未连接丝线且从保护膜露出的部分与将丝线密封的树脂(树脂密封体)发生剥离。即使在电极焊盘与树脂密封体发生剥离的情况下，半导体装置的功能也不会立即受损。然而，考虑到半导体装置的产品寿命等长期的产品品质时，优选能够抑制电极焊盘与树脂密封体的剥离。其他的课题和新特征根据本说明书的记述及附图而变得明确。【用于解决课题的方案】一实施方式的半导体装置具有第一导电性构件，该第一导电性构件在半导体芯片的绝缘膜形成的第一开口部处在一个第一接合面的多个部位接合。而且，半导体装置具有以与上述第一接合面相接的方式将上述半导体芯片及上述第一导电性构件密封的密封体。而且，第一接合面中的与上述第一导电性构件不重叠的部分的面积小。【专利技术效果】根据上述一实施方式，能够提高半导体装置的性能。附图说明图1是示意性地表示一实施方式的半导体装置具备的电路的一例的说明图。图2是表示图1所示的场效应晶体管的元件构造例的主要部分剖视图。图3是图1所示的半导体装置的俯视图。图4是图3所示的半导体装置的仰视图。图5是在去除了图3所示的密封体的状态下表示半导体装置的内部构造的透视俯视图。图6是沿着图5的A-A线的剖视图。图7是将图5所示的半导体芯片的上表面周边放大表示的放大俯视图。图8是沿着图7的A-A线的放大剖视图。图9是沿着图7的B-B线的放大剖视图。图10是将图7所示的绝缘膜中的夹在相邻的接合面之间的区域的范围明示的放大俯视图。图11是表示对于图9的研讨例的放大剖视图。图12是表示使用图1～图10说明的半导体装置的制造工序的概要的说明图。图13是通过图12所示的半导体芯片准备工序准备的半导体芯片的表面(电极露出面)侧的俯视图。图14是表示通过图12所示的引线框架准备工序准备的引线框架的一部分的放大俯视图。图15是表示在图14所示的裸片焊盘上搭载有半导体芯片的状态的放大俯视图。图16是表示将图15所示的半导体芯片与引线经由丝线进行了电连接的状态的放大俯视图。图17是表示使用了楔形工具的丝线接合工序的例子的说明图。图18是表示使用了楔形工具的丝线接合工序的例子的说明图。图19是表示在图17所示的第一接合工序或第二接合工序中，在半导体芯片的电极焊盘压焊丝线的状态的放大剖视图。图20是表示在图17所示的第一接合工序或第二接合工序中，在半导体芯片的电极焊盘压焊丝线的状态的放大剖视图。图21是表示形成有将图16所示的半导体芯片及丝线密封的密封体的状态的放大俯视图。图22是在沿着图21的A-A线的剖面中，表示在成形模具内配置有引线框架的状态的放大剖视图。图23是在密封工序中表示由树脂密封的丝线的周边的放大剖视图。图24是在图12所示的个片化工序中，表示将多个器件形成部分别分离的状态的放大俯视图。图25是表示对于图7的变形例的放大俯视图。图26是表示对于图7的另一变形例的放大俯视图。图27是表示对于图8的变形例的放大剖视图。图28是表示对于图7的另一变形例的放大俯视图。图29是表示对于图7的另一变形例的放大俯视图。图30是表示对于图7的另一变形例的放大俯视图。【附图标记说明】10、10A、10B、10C、10D、10E、10F半导体芯片10b背面(面、主面、下表面)10s侧面(面)10t表面(面、主面、上表面)11裸片接合件(粘结件)12、12G、12S、12S1、12S2、12S3丝线(金属丝线、导电性构件、金属线)12B1、12B2、12B3连接部(接合部、针脚部)12L1、12L2环部(延伸部)13绝缘膜(保护膜)13H1、13H2、13H3、13H4开口部13R1、13R2区域20裸片焊盘(金属板、芯片搭载部、散热板)20b下表面(面、主面、背面、露出面、安装面)20s、20s1、20s2侧面20t上表面(面、主面、表面、芯片搭载面)21基材22、32金属膜(镀敷膜)30、30D、30G、30S引线(端子)30b下表面(面)30M内部(内引线部、被密封部)30s侧面30t上表面(面、丝线接合面)30W丝线接合部((引线柱、焊盘、接合焊盘、丝线连接部、接合部)30X外部(外引线部、露出部)31基材40密封体(树脂密封体、树脂体、模制树脂)40b下表面(安装面)40s侧面40t上表面62成形模具62B下模(第二模具)62C模腔62T上模(第一模具)CH沟道形成区域D漏极DE漏电极(电极)EP外延层G栅电极GE栅电极焊盘(电极、栅电极)GEt、SEt1、SEt2、SEt3、SEt4、SEt5接合面(露出面、接合部)GI栅极绝缘膜GW配线(栅极配线)HP1、HP2部分HS1、HS2、HS3、HS4边(部分)HS5、HS6边LF引线框架LFd器件形成部LFf框部(框架部)LFt系杆LS1、LS2边PKG0组装体PKG1半导体装置Q1晶体管S源极SE、SE1、SE2源电极焊盘(电极、源电极)SR源极区域SW配线(源极配线)TR1槽栅(开口部、槽)WH半导体基板WH1、WH2、WR1、WR2、WR3、WR4、WR5、WR6、WW1、WW2、WW3、WW4、WWT宽度(粗细)WHt主面WT楔形工具(焊头)WTc丝线切割器(切割刀)WTg丝线引导器WTh主体部(头)WThb前端面(前端部、底脚部、按压面)WThs侧面具体实施方式(本申请中的记载形式、基本的用语、用法的说明)在本申请中，实施形态的记载根据需要并为了简便起见而分成多个部分等进行记载，但是除了特别明示了并非如此的主旨的情况之外，它们并不是相互独立个别的结构，无论记载的前后，单一的例子的各部分、一方是另一方的一部分详情或者一部分或全部的变形例等。而且，在原则上，同样的部分省略重复的说明。而且，实施形态中的各构成要素除了特别明示并非如此的主旨的情况、理论上限定为该数的情况及根据上下文而明显并非如此的情况之外，不是必须的。同样在实施形态等的记载中，关于材料、组成等，虽然说“由A构成的X”等，除了特别明示并非如此的主旨的情况及根据上下文而明确可知并非如此的情况之外，并未排除包括A以外的要素的情况。例如，关于成分而言，是指“包含A作为主要成分的X”等的意思。例如，虽说是“硅构件”等，没有本文档来自技高网...

【技术保护点】
一种半导体装置，具有：半导体芯片，具有绝缘膜，该绝缘膜形成于第一主面，且具备将第一接合面露出的第一开口部和将第二接合面露出的第二开口部；第一丝线，与所述半导体芯片的所述第一接合面接合；第二丝线，与所述半导体芯片的所述第二接合面接合；及密封体，以与所述半导体芯片的所述第一接合面及所述第二接合面相接的方式将所述半导体芯片、所述第一丝线、所述第二丝线密封，所述第一接合面及所述第二接合面由金属材料构成，所述密封体由树脂材料构成，所述第一丝线具有：接合于所述第一接合面的第一连接部；接合于所述第一接合面的第二连接部；及在俯视观察的第一方向上位于所述第一连接部与所述第二连接部之间，且与所述第一接合面分离的第一环部，所述第二丝线具有：接合于所述第二接合面的第三连接部；接合于所述第二接合面的第四连接部；及在俯视观察下位于所述第三连接部与所述第四连接部之间，且与所述第二接合面分离的第二环部，在俯视观察下，所述第一环部具有沿所述第一方向从所述第一连接部延伸至所述第二连接部的第一边和所述第一边的相反侧的第二边，在俯视观察下，所述第二环部具有沿所述第一方向从所述第三连接部延伸至所述第四连接部的第三边和所述第三边的相反侧的第四边，在俯视观察下，以使所述第一环部的所述第二边与所述第二环部的所述第三边相互相邻的方式，沿与所述第一方向交叉的第二方向配置所述第一开口部及所述第二开口部，在俯视观察下，所述绝缘膜中夹在所述第一丝线的所述第二边与所述第二丝线的所述第三边之间的第一区域的宽度比夹在所述第一丝线的所述第一边与所述第二边之间的宽度大，所述第一区域的宽度及夹在所述第一丝线的所述第一边与所述第二边之间的宽度是所述第二方向上的长度。...

【技术特征摘要】
2016.10.28 JP 2016-2114351.一种半导体装置，具有：半导体芯片，具有绝缘膜，该绝缘膜形成于第一主面，且具备将第一接合面露出的第一开口部和将第二接合面露出的第二开口部；第一丝线，与所述半导体芯片的所述第一接合面接合；第二丝线，与所述半导体芯片的所述第二接合面接合；及密封体，以与所述半导体芯片的所述第一接合面及所述第二接合面相接的方式将所述半导体芯片、所述第一丝线、所述第二丝线密封，所述第一接合面及所述第二接合面由金属材料构成，所述密封体由树脂材料构成，所述第一丝线具有：接合于所述第一接合面的第一连接部；接合于所述第一接合面的第二连接部；及在俯视观察的第一方向上位于所述第一连接部与所述第二连接部之间，且与所述第一接合面分离的第一环部，所述第二丝线具有：接合于所述第二接合面的第三连接部；接合于所述第二接合面的第四连接部；及在俯视观察下位于所述第三连接部与所述第四连接部之间，且与所述第二接合面分离的第二环部，在俯视观察下，所述第一环部具有沿所述第一方向从所述第一连接部延伸至所述第二连接部的第一边和所述第一边的相反侧的第二边，在俯视观察下，所述第二环部具有沿所述第一方向从所述第三连接部延伸至所述第四连接部的第三边和所述第三边的相反侧的第四边，在俯视观察下，以使所述第一环部的所述第二边与所述第二环部的所述第三边相互相邻的方式，沿与所述第一方向交叉的第二方向配置所述第一开口部及所述第二开口部，在俯视观察下，所述绝缘膜中夹在所述第一丝线的所述第二边与所述第二丝线的所述第三边之间的第一区域的宽度比夹在所述第一丝线的所述第一边与所述第二边之间的宽度大，所述第一区域的宽度及夹在所述第一丝线的所述第一边与所述第二边之间的宽度是所述第二方向上的长度。2.根据权利要求1所述的半导体装置，其中，所述第一接合面是形成于所述第一主面且由所述绝缘膜覆盖的第一电极的第一部分，所述第二接合面是形成于所述第一主面且由所述绝缘膜覆盖的所述第一电极的第二部分。3.根据权利要求1所述的半导体装置，其中，所述第一接合面是形成于所述第一主面且由所述绝缘膜覆盖的第一电极的第一部分，所述第二接合面是形成于所述第一主面且由所述绝缘膜覆盖的第二电极的第一部分。4.根据权利要求1所述的半导体装置，其中，在所述第二方向上，所述第二丝线的所述第三连接部的宽度比所述绝缘膜的所述第一区域的宽度小且与所述第一丝线的所述第一连接部的宽度不同。5.根据权利要求1所述的半导体装置，其中，在所述第二方向上，所述第二丝线的所述第三连接部的宽度与所述第一丝线的所述第一连接部的宽度相等。6.根据权利要求1所述的半导体装置，其中，在所述第二方向上，所述第一接合面中夹在所述第一丝线与所述第一接合面的所述第二边之间的区域的最大宽度比所述绝缘膜的所述第一区域的宽度小。7.根据权利要求1所述的半导体装置，其中，在所述第二方向上，所述第一接合面中夹在所述第一丝线与所述第一接合面的所述第二边之间的区域的最大宽度及夹在所述第一丝线与所述第一接合面的所述第一边之间的区域的最大宽度的合计值比所述绝缘膜的所述第一区域的宽度小。8.根据权利要求1所述的半导体装置，其中，在所述第二方向上，夹在所述第一丝线与所述第二丝线之间的区域中的夹在所述第一丝线与所述第一接合面的所述第二边之间的区域的最大宽度及夹在所述第二丝线与所述第二接合面的所述第一边之间的区域的最大宽度的合计值比所述绝缘膜的所述第一区域的宽度小。9.根据权利要求1所述的半导体装置，其中，在所述第二方向上，所述第一接合面中夹在所述第一丝线与所述第一接合面的所述第二边之间的区域的最大宽度比所述第一丝线的所述第一环部的宽度小。10.根据权利要求1所述的半导体装置，其中，在所述第二方向上，所述第一接合面中夹在所述第一丝线与所述第一接合面的所述第二边之间的区域的最大宽度及夹在所述第一丝线与所述第一接合面的所述第一边之间的区域的最大宽度的合计值比所述第一丝线的所述第一环部的宽度小。11.一种半导体装置，具有：半导体芯片，具有第一主面，在该第一主面形成有绝缘膜和第一电极，该第一电极由所述绝缘膜覆盖且具有从形成于所述绝缘膜的多个开口部露出的接合面；芯片搭载部，具有供所述半导体芯片搭载的第二主面；第一引线，从所述芯片搭载部延伸；第二引线，沿所述第一引线延伸；多个导电性构件，将从所述多个开口部分别露出的所述第一电极的所述接合面与所述...

【专利技术属性】
技术研发人员：奥西敕子，清原俊范，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP