存储器读取电路制造技术

本申请公开了一种存储器读取电路，包括：预充电单元，输入电源电压，用于提供充电路径；存储单元，与字线和位线连接，经由位线连接至预充电单元的充电路径，用于存储数据；以及输出驱动单元，输出所述存储单元中的数据；其中，所述预充电单元包括充电调节电路，用于调节预充电的时间。本申请的存储器读取电路不仅可以提高存储器的读取速度，而且可以实现在不同的电源电压下预充电时间不同。

Memory reading circuit

A memory reading circuit is disclosed in the present application, including a precharging unit, input power supply voltage, used to provide a charging path, a storage unit, a connection to a word line and a bit line, a charge path connected to a precharge unit via a bit line, for storing data, and an output drive unit, and output in the storage unit. The precharging unit includes a charging regulating circuit for regulating the time of precharge. The memory read circuit of the application can not only improve the reading speed of the memory, but also realize different charging time under different voltage.

【技术实现步骤摘要】
存储器读取电路
本技术涉及存储器领域，更具体地涉及一种存储器读取电路。
技术介绍
在现有的电子设备中，已经广泛地采用存储器来存储程序和数据。诸如手机、平板之类的移动终端的存储器的容量已经高达64G或更高。存储容量的提高有利于在移动终端中安装更多的应用软件，存储更多的文件、照片和视频等内容，并且可以支持运行更为复杂的系统功能，以满足用户越来越高的要求。随着存储器在移动终端中的应用越来越多，希望存储器的存储密度不断增大、功耗不断减小。然而，在上述存储器的技术发展过程中，存储器的特征尺寸也在不断减小，工作电压在不断降低。存储器的读取延时也会越来截止严重，从而导致存储器的访问速度降低。存储器的存储密度的增加与访问速度的提高通常是矛盾的因素，从而制约着存储器性能的进一步提高。作为一种现有技术的方案，在存储器的读取电路中采用预充电技术。在对位线进行预充电之后，对所有的位线进行读取。根据从位线中流过的电流的大小，获得存储器中存储的数据。在读取数据时，预充电时间也会影响存储器的读取速度。
技术实现思路
有鉴于此，本技术的目的在于提供一种采用改进的预充电方式提高存储单元读取速度的存储器读取电路。根据本技术提供一种存储器读取电路，包括：预充电单元，输入电源电压，用于提供充电路径；存储单元，与字线和位线连接，经由所述位线连接至所述预充电单元的充电路径，用于存储数据；以及输出驱动单元，输出所述存储单元中的数据；其中，所述预充电单元包括充电调节电路，用于调节预充电的时间。优选地，所述预充电单元还包括：驱动电路，输入预充电信号，输出第一控制信号或者第二控制信号；充电电路，输入所述第一控制信号，打开所述充电路径，或者输入所述第二控制信号，关闭所述充电路径。优选地，所述预充电信号为第一电平时，所述驱动电路输出第一控制信号；所述预充电信号为第二电平时，所述驱动电路输出第二控制信号。优选地，所述充电调节电路与所述驱动电路相连接，用于提供第一反馈信号或者第二反馈信号。优选地，所述充电调节电路提供第一反馈信号时，所述驱动电路持续输出所述第一控制信号；所述充电调节电路提供第二反馈信号时，所述驱动电路输出所述第二控制信号。优选地，所述电源电压小于第一参考电压，所述充电调节电路输出所述第一反馈信号；所述电源电压大于所述第一参考电压，所述充电调节电路输出所述第二反馈信号。优选地，所述位线电压大于第二参考电压，所述充电调节电路输出所述第二反馈信号。优选地，所述充电电路包括第一开关管，所述第一开关管的控制端接收所述第一控制信号或者第二控制信号，第一通路端与所述电源电压相连，第二通路端与所述存储单元的位线相连，提供所述充电路径。优选地，所述充电调节电路包括第一电阻和第二电阻以及第二开关管与第三开关管；所述第二开关管的控制端通过所述第一电阻与第二电阻与所述电源电压相连接，第一通路端输入所述第一参考电压，第二通路端与所述第三开关管的第二通路端相连接；所述第三开关管的控制端与所述第一开关管的第二通路端相连接，第一通路端接地。优选地，所述驱动电路包括第四至第六开关管；所述第四开关管的第一通路端与所述电源电压相连接，第二通路端与所述第五开关管的第二通路端相连接，控制端与所述第六开关管的第二通路端相连接，所述第四开关管与所述第六开关管的中间节点与所述第二开关管与所述第三开关管的中间节点相连接；所述第五开关管的控制端输入所述预充电信号，第一通路端接地，所述第四开关管与所述第五开关管的中间节点与所述第一开关管的控制端连接；所述第六开关管的控制端与所述第一开关管的控制端连接，第一通路端接地。与现有技术的存储器的读取电路相比，本技术实施例的读取电路在预充电电路中加入充电调节电路，不仅可以提高存储器的读取速度，而且可以在不同的电源电压时提供不同的充电时间，可以提高存储器的使用寿命。附图说明通过以下参照附图对本技术实施例的描述，本技术的上述以及其他目的、特征和优点将更为清楚。图1示出现有技术的存储器示意图。图2示出根据本技术实施例的存储器结构示意图。图3示出根据本技术实施例的预充电单元结构示意图。图4示出根据本技术实施例的预充电单元电路示意图。具体实施方式以下将参照附图更详细地描述本技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。在下文中描述了本技术的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本技术。图1示出现有技术的存储器示意图。如图1所示，现有技术的存储器1000包括存储单元阵列1100、预充电单元1200以及输出驱动电路1300。在预充电单元1200中，开关管管Mp1为预充电管，可以使用PMOS管，开关管Mp1的源端连接着内部电路，开关管Mp1受预充电信号Fpre控制，当预充电信号Fpre为低电平时预充电管Mp1导通，开始对电路充电，当预充电信号Fpre为高电平时预充电管Mp1关断，切断从电源到内部电路的通路。开关管Mn1至Mn16是位线选择管，可以使用NMOS管，位线选择管的数量根据存储器阵列组织形式的不同而不同，可以是两个到多个。每个位线选择管的一端连接存储单元1100中的位线，另一端连接预充电管Mp1的漏端和输出驱动电路1300的输入端。位线选择管由列译码器的译码结果信号S1到S16控制。当存储器进入预充电阶段时，预充电信号Fpre为低电平，同时列译码器进行译码工作，当列译码器完成译码后对应信号S1至S16中的一个会由低电平跳变到高电平，此时相应的位线选择管导通，将其连接的位线和预充电管Mp1连通，预充电管Mp1开始对该位线进行充电。当存储器完成预充电过程进入读取数据阶段，预充电信号Fpre跳变为高电平，预充电管Mp1关断，同时，在预充电阶段被导通的位线选择管保持导通状态，存储单元1100根据存储单元1100存储的内容对位线进行放电或是不发电操作，最后由输出驱动电路1300进行输出，输出驱动电路1300可以为反相器。如果位线被放电则位线为低电平，因此输出驱动电路1300中的反相器的输入端为低电平，恻然在输出端输出高电平的“1”信号。如果位线进行不发电操作，则位线保持为预充电阶段的高电平状态，因此输出驱动电路1300中的反相器输入端为高电平，从而在输出端输出低电平的“0”信号。现有的存储器当存储阵列增加并且电源电压偏低时，位线的导通电阻增大，在预充电阶段位线电压上升较慢，影响存储器的读取速度。以下参照附图对本技术实施例进行详细的说明。图2示出根据本技术实施例的存储器结构示意图。如图2所示，本技术实施例的存储器2000包括存储单元2100、预充电单元2200以及输出驱动单元2300。存储单元2100例如为浮栅场效应晶体管，其中浮栅中存储的电荷用于表征数字值。晶体管的源极接地，漏极经由位线连接至预充电单元2200中的预充电管，栅极经由字线连接至外部的驱动电路。相应地，存储单元2100的第一端和第二端分别是晶体管的漏极和栅极，分别连接位线和字线。在预充电阶段，预充电单元2200中的预充电管与电源电压本文档来自技高网...

【技术保护点】
一种存储器读取电路，其特征在于，包括：预充电单元，输入电源电压，用于提供充电路径；存储单元，与字线和位线连接，经由所述位线连接至所述预充电单元的充电路径，用于存储数据；以及输出驱动单元，输出所述存储单元中的数据；其中，所述预充电单元包括充电调节电路，用于调节预充电的时间。

【技术特征摘要】
1.一种存储器读取电路，其特征在于，包括：预充电单元，输入电源电压，用于提供充电路径；存储单元，与字线和位线连接，经由所述位线连接至所述预充电单元的充电路径，用于存储数据；以及输出驱动单元，输出所述存储单元中的数据；其中，所述预充电单元包括充电调节电路，用于调节预充电的时间。2.根据权利要求1所述的存储器读取电路，其特征在于，所述预充电单元还包括：驱动电路，输入预充电信号，输出第一控制信号或者第二控制信号；充电电路，输入所述第一控制信号，打开所述充电路径，或者输入所述第二控制信号，关闭所述充电路径。3.根据权利要求2所述的存储器读取电路，其特征在于，所述预充电信号为第一电平时，所述驱动电路输出所述第一控制信号；所述预充电信号为第二电平时，所述驱动电路输出所述第二控制信号。4.根据权利要求3所述的存储器读取电路，其特征在于，所述充电调节电路与所述驱动电路相连接，用于向所述驱动电路提供第一反馈信号或者第二反馈信号。5.根据权利要求4所述的存储器读取电路，其特征在于，所述充电调节电路提供所述第一反馈信号时，所述驱动电路持续输出所述第一控制信号；所述充电调节电路提供所述第二反馈信号时，所述驱动电路输出所述第二控制信号。6.根据权利要求5所述的存储器读取电路，其特征在于，所述电源电压小于第一参考电压，所述充电调节电路输出所述第一反馈信号；所述电源电压大于所述第一参考电压，所述充电调节电路输出所述第...

【专利技术属性】
技术研发人员：杨小龙，刘大海，李迪，余作欢，张登军，张亦锋，逯钊琦，
申请(专利权)人：珠海泓芯科技有限公司，
类型：新型
国别省市：广东,44