一种测试信号产生方法及装置制造方法及图纸

本发明专利技术公开了一种测试信号产生方法及装置，包括：在寄存器中为测试数据配置第一组数据信息和第二组数据信息；依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。

【技术实现步骤摘要】
一种测试信号产生方法及装置
本专利技术涉及SoC测试
，尤其涉及一种测试信号产生方法及装置。
技术介绍
在工程设计中引入系统芯片(SoC，SystemonChip)可以简化设计，增加系统稳定性，降低产品成本。然而随着SoC规模增大，设计成本和测试成本与日俱增，SoC的可测试性成为设计工作中非常重要的内容，它为缩短产品上市周期，及时定位发现问题提供有力支撑。为了满足SoC的可测试性，必须在SoC原型设计中增加可以产生测试信号的单元，即测试信号产生模块(TSG，TestSignalGenerator)。传统的TSG通过两种方式产生测试信号，公式法或存储法。其中：公式法通过配置的初始值和生成多项式产生伪随机序列，通过对伪随机序列的处理来产生测试信号。这种方法产生的测试信号十分有限，信号源只能按照既定的配置产生，信号之间具有相关性。不能根据用户需求产生灵活的测试数据。存储法即将用户定义的测试数据存储在硬件存贮资源中，循环读出其中的数据产生测试数据源。然而为保证测试的完整性，测试信号的长度一般至少需要两个数据帧长的周期，这种方法需要耗费大量的存储资源，这些存储资源也不能被其他功能单元复用，对SOC的存储，面积，功耗等带来巨大成本。
技术实现思路
为解决上述技术问题，本专利技术实施例提供了一种测试信号产生方法及装置。本专利技术实施例提供的测试信号产生方法，包括：在寄存器中为测试数据配置第一组数据信息和第二组数据信息；依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。本专利技术实施例中，所述在寄存器中为测试数据配置第一组数据信息和第二组数据信息，包括：在寄存器中为测试数据配置如下第一组数据信息：数据首地址、数据长度；在寄存器中为测试数据配置如下第二组数据信息：帧头延时量和帧头周期。本专利技术实施例中，所述在寄存器中为测试数据配置第一组数据信息和第二组数据信息，包括：对总线信息进行解析，得到第一组数据信息和第二组数据信息；将所述第一组数据信息和所述第二组数据信息配置在寄存器中。本专利技术实施例中，所述从内存中读取相应的测试数据并存入缓存中，包括：判断缓存空间是否已存满；当所述缓存空间未存满时，从内存中读取测试数据并存入缓存中。本专利技术实施例中，所述依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出，包括：依据所述帧头延时量和帧头周期时，确定同步信息；基于所述同步信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。本专利技术实施例中，所述依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中，包括：将数据读地址设置为寄存器中配置的所述数据首地址；检测缓存空间是否已存满；当所述缓存空间未存满时，向内存发送针对当前数据读地址的读请求；如果当前数据读地址是数据末尾地址，则将当前数据读地址设置为寄存器配置的所述数据首地址，作为下一次的数据读地址；如果当前数据读地址不是数据末尾地址，则将当前数据读地址加1后作为下一次的数据读地址；检测所述内存是否返回针对当前数据读地址的读响应，当所述内存返回针对当前数据读地址的读响应时，将读响应携带的测试数据存入缓存中。本专利技术实施例中，所述缓存由乒乓寄存器组成；相应地，所述将读响应携带的测试数据存入缓存中，包括：采用乒乓操作的方式将每次读响应携带的测试数据存入所述乒乓寄存器中。本专利技术实施例提供的测试信号产生装置，包括：配置单元，用于在寄存器中为测试数据配置第一组数据信息和第二组数据信息；缓存写控制单元，用于依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；缓存读控制单元，用于依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。本专利技术实施例中，所述配置单元，具体用于在寄存器中为测试数据配置如下第一组数据信息：数据首地址、数据长度；在寄存器中为测试数据配置如下第二组数据信息：帧头延时量和帧头周期。本专利技术实施例中，所述配置单元，具体用于对总线信息进行解析，得到第一组数据信息和第二组数据信息；将所述第一组数据信息和所述第二组数据信息配置在寄存器中。本专利技术实施例中，所述缓存写控制单元，还用于判断缓存空间是否已存满；当所述缓存空间未存满时，从内存中读取测试数据并存入缓存中。本专利技术实施例中，所述缓存读控制单元，具体用于依据所述帧头延时量和帧头周期时，确定同步信息；基于所述同步信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。本专利技术实施例中，所述缓存写控制单元，具体用于将数据读地址设置为寄存器中配置的所述数据首地址；检测缓存空间是否已存满；当所述缓存空间未存满时，向内存发送针对当前数据读地址的读请求；如果当前数据读地址是数据末尾地址，则将当前数据读地址设置为寄存器配置的所述数据首地址，作为下一次的数据读地址；如果当前数据读地址不是数据末尾地址，则将当前数据读地址加1后作为下一次的数据读地址；检测所述内存是否返回针对当前数据读地址的读响应，当所述内存返回针对当前数据读地址的读响应时，将读响应携带的测试数据存入缓存中。本专利技术实施例中，所述缓存由乒乓寄存器组成；相应地，所述缓存写控制单元，具体用于采用乒乓操作的方式将每次读响应携带的测试数据存入所述乒乓寄存器中。本专利技术实施例的技术方案中，在寄存器中为测试数据配置第一组数据信息和第二组数据信息；依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。上述方案中，测试数据存储在TSG外部的内存中，用户可以对测试数据进行灵活配置，针对TSG产生测试信号的灵活性和TSG的存储资源这一问题，本专利技术实施例所提出的基于软硬件交互的测试信号产生方法既节省了硬件存储资源，也可以根据用户需求灵活配置测试数据。附图说明附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。图1为本专利技术实施例的测试信号产生方法的流程示意图；图2为本专利技术实施例的基于软硬件交互的SoC测试数据产生框图；图3为本专利技术实施例的将内存中的数据写入缓存的流程示意图；图4为本专利技术实施例的测试信号产生装置的结构组成示意图一；图5为本专利技术实施例的测试信号产生装置的结构示意图二。具体实施方式为了能够更加详尽地了解本专利技术实施例的特点与
技术实现思路
，下面结合附图对本专利技术实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本专利技术实施例。本专利技术实施例的主要目的是提供一种SOC系统设计中产生测试信号的方法及装置。本专利技术实施例的方法通过软硬件交互的方式，使硬件模块能够实时高效的读取外部存储模块(也即内存)的测试数据，节约了硬件存储资源的同时允许用户可以灵活配置测试数据，包括数据功率、波形、长度等。解决了SOC设计中传统TSG测试数据灵活配置和消耗硬件存储资源的问题。图1为本专利技术实施例的测试信号产生方法的流程示意图，如图1所示，本示例中的测试信号产生方法应用于测试信号产生装置中，所述测试信号产生方法包括以下步骤：步骤101：在寄存器中为测试数据配置第一组数据信息和第二组数据信息。本专利技术实施例中，测试信号产生装置开放寄存器、缓存空间、以及所述缓存空间的读写控制单元。此本文档来自技高网...

【技术保护点】
一种测试信号产生方法，其特征在于，所述方法包括：在寄存器中为测试数据配置第一组数据信息和第二组数据信息；依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。

【技术特征摘要】
1.一种测试信号产生方法，其特征在于，所述方法包括：在寄存器中为测试数据配置第一组数据信息和第二组数据信息；依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。2.根据权利要求1所述的测试信号产生方法，其特征在于，所述在寄存器中为测试数据配置第一组数据信息和第二组数据信息，包括：在寄存器中为测试数据配置如下第一组数据信息：数据首地址、数据长度；在寄存器中为测试数据配置如下第二组数据信息：帧头延时量和帧头周期。3.根据权利要求1所述的测试信号产生方法，其特征在于，所述在寄存器中为测试数据配置第一组数据信息和第二组数据信息，包括：对总线信息进行解析，得到第一组数据信息和第二组数据信息；将所述第一组数据信息和所述第二组数据信息配置在寄存器中。4.根据权利要求1所述的测试信号产生方法，其特征在于，所述从内存中读取相应的测试数据并存入缓存中，包括：判断缓存空间是否已存满；当所述缓存空间未存满时，从内存中读取测试数据并存入缓存中。5.根据权利要求2所述的测试信号产生方法，其特征在于，所述依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出，包括：依据所述帧头延时量和帧头周期时，确定同步信息；基于所述同步信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。6.根据权利要求2所述的测试信号产生方法，其特征在于，所述依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中，包括：将数据读地址设置为寄存器中配置的所述数据首地址；检测缓存空间是否已存满；当所述缓存空间未存满时，向内存发送针对当前数据读地址的读请求；如果当前数据读地址是数据末尾地址，则将当前数据读地址设置为寄存器配置的所述数据首地址，作为下一次的数据读地址；如果当前数据读地址不是数据末尾地址，则将当前数据读地址加1后作为下一次的数据读地址；检测所述内存是否返回针对当前数据读地址的读响应，当所述内存返回针对当前数据读地址的读响应时，将读响应携带的测试数据存入缓存中。7.根据权利要求6所述的测试信号产生方法，其特征在于，所述缓存由乒乓寄存器组成；相应地，所述将读响应携带的测试数...

【专利技术属性】
技术研发人员：任域皞，杨丽宁，孙建伟，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：广东,44