一种芯片的成测系统技术方案

本实用新型专利技术公开一种芯片的成测系统，包括主控板；主控板包括：主控芯片、ST8024芯片、电平转化芯片、D型连接器；主控芯片通过通用同步/异步串行接收/发送器USART与ST8024芯片相连接，ST8024芯片与第一待测芯片相连接；主控芯片通过第二串行外设接口与电平转化芯片相连接，电平转化芯片与第二待测芯片相连接；主控芯片通过通用输入/输出GPIO接口与D型连接器相连接，D型连接器用于与分选机通信；主控芯片用于接收测试指令，并在接收到分选机发送的测试信号后，对第一待测芯片和/或第二待测芯片进行测试。本实用新型专利技术提供的芯片的成测系统，可以实现自动完成具有ISO7816和SPI接口的芯片的出厂功能测试和可靠性测试，提高了芯片的测试效率并且降低测试成本。

A measuring system for chip

The utility model discloses a measuring system for a chip, including the main control board, the main control board includes the main control chip, the ST8024 chip, the level conversion chip, the D connector, the main control chip is connected with the ST8024 chip through the universal synchronous / asynchronous serial receiving / transmitter USART, the ST8024 core is connected with the first test chip, and the main control core is controlled. The chip is connected to the level conversion chip through second serial peripherals. The level conversion chip is connected with the second pending chip. The main chip is connected to the D connector through the universal input / output GPIO interface. The D connector is used to communicate with the sorting machine; the main control chip is used to receive the test instructions and receive the sorting machine hair. After sending the test signal, we test the first chip and / or the second chip to be tested. The measuring system of the chip provided by the utility model can automatically complete the factory function test and reliability test of the chip with the ISO7816 and SPI interface, improve the efficiency of the chip and reduce the test cost.

【技术实现步骤摘要】
一种芯片的成测系统
本技术涉及通信
，尤其涉及一种芯片的成测系统。
技术介绍
目前，随着科技的反正，越来越多的芯片应用到人们的生活中，芯片的测试效率也变的尤为重要。现有的芯片测试，通过成测系统、分选机以及上位机实现。分选机将待测芯片滑入卡槽后，向成测系统发送测试信号，成测系统根据上位机发送的测试指令格式判断芯片接口，使用相应的通信接口对待测芯片进行测试。测试完成后，将测试结果发送给上位机以及分选机。基于此，本专利技术创造的专利技术人发现，现有的成测系统在生产或测试流水线上只能通过一种接口对芯片进行测试，若要测试多种芯片需要设置多个成测系统，成本高且测试效率较低。
技术实现思路
本技术提供一种芯片的成测系统，以克服现有技术中的成测系统在只能通过一种接口对芯片进行测试，测试成本高且效率较低的技术问题。为解决以上技术问题，本技术提供一种芯片的成测系统，包括主控板；所述主控板包括：主控芯片、ST8024芯片、电平转化芯片、D型连接器；所述主控芯片通过通用同步/异步串行接收/发送器USART与ST8024芯片相连接，所述ST8024芯片与第一待测芯片相连接；所述主控芯片通过第二串行外设接口与所述电平转化芯片相连接，所述电平转化芯片与第二待测芯片相连接；所述主控芯片通过通用输入/输出GPIO接口与所述D型连接器相连接，所述D型连接器用于与分选机通信；所述主控芯片用于接收测试指令，并在接收到分选机发送的测试信号后，对第一待测芯片和/或第二待测芯片进行测试。在一种可能的实现方式中，所述主控板还包括安全数码卡SD卡槽；所述主控芯片通过第一串行外设接口与所述SD卡槽通信连接，所述SD卡槽用于与SD卡相连接。在一种可能的实现方式中，所述主控板还包括第一RJ45接口；所述成测系统还包括：第一接口板；所述ST8024芯片与所述第一RJ45接口相连接，所述第一RJ45接口与所述第一接口板相连接，所述主控芯片通过所述第一接口板与第一待测芯片相连接。在一种可能的实现方式中，所述主控板还包括第二RJ45接口；所述成测系统还包括：第二接口板；所述电平转化芯片与所述第二RJ45接口相连接，所述第二RJ45接口与所述第二接口板相连接，所述主控芯片通过所述第二接口板与第二待测芯片相连接。在一种可能的实现方式中，所述第一接口板上设置有第三RJ45接口以及与所述第三RJ45接口匹配的野口座；所述第一RJ45接口与第三RJ45接口相连接；所述与第三RJ45接口匹配的野口座与分选机的金手指板相连接，用于使所述主控芯片与分选机上的所述第一待测芯片连通。在一种可能的实现方式中，所述第二接口板上设置有第四RJ45接口以及与所述第四RJ45接口匹配的野口座；所述第二RJ45接口与第四RJ45接口相连接；所述与第四RJ45接口匹配的野口座与分选机的金手指板相连接，用于使所述主控芯片与分选机上的所述第二待测芯片连通。在一种可能的实现方式中，所述第一接口板上还设置有第五RJ45接口以及与所述第五RJ45接口匹配的野口座；所述第二RJ45接口与第五RJ45接口相连接；所述与第五RJ45接口匹配的野口座与分选机的金手指板相连接。在一种可能的实现方式中，所述主控芯片为SMT32F103芯片。由此，本技术提供的芯片的成测系统，包括主控板；所述主控板包括：主控芯片、ST8024芯片、电平转化芯片、D型连接器；所述主控芯片通过通用USART通信接口与ST8024芯片相连接，所述ST8024芯片与第一待测芯片相连接；所述主控芯片通过第二串行外设接口与所述电平转化芯片相连接，所述电平转化芯片与第二待测芯片相连接；所述主控芯片通过通用输入/输出GPIO接口与所述D型连接器相连接，所述D型连接器用于与分选机通信；所述主控芯片用于接收测试指令，并在接收到分选机发送的测试信号后，对第一待测芯片和/或第二待测芯片进行测试，可以实现自动完成具有ISO7816和SPI接口的芯片的出厂功能测试和可靠性测试，提高了芯片的测试效率并且降低测试成本。附图说明图1为本技术实施例一提供的芯片的成测系统的结构示意图；图2为本技术实施例一提供的测试流程图；图3为本技术实施例二提供的芯片的成测系统的结构示意图。具体实施方式为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。实施例一图1为本技术实施例一提供的芯片的成测系统的结构示意图，如图1所示，本实施例提供的一种芯片的成测系统，包括主控板1；所述主控板1包括：主控芯片11、ST8024芯片12、电平转化芯片13、D型连接器14。所述主控芯片11通过通用同步/异步串行接收/发送器USART与ST8024芯片12相连接，所述ST8024芯片12与第一待测芯片相连接。其中，第一待测芯片是具有7816通信接口的芯片。所述主控芯片11通过第二串行外设接口SPI2与所述电平转化芯片13相连接，所述电平转化芯片13与第二待测芯片相连接。其中，所述第二待测芯片是具有SPI通信接口的芯片，电平转化芯片13可以为SN74LVC8T245。所述主控芯片11通过通用输入/输出GPIO接口与所述D型连接器相连接，所述D型连接器用于与分选机通信；所述主控芯片11用于接收测试指令，并在接收到分选机发送的测试信号后，对第一待测芯片和/或第二待测芯片进行测试。具体地，测试指令可以是从上位机或计算机获取的脚本文件。或者，可以是SD卡中存储的脚本文件。测试信号为分选机将待测芯片放置好后发送的指示测试可以开始的信号。在一种可能的实现方式中，所述主控板1还包括：安全数码卡(SecureDigitalMemoryCard，缩写：SDcard)卡槽15；所述主控芯片11通过第一串行外设接口SPI1通信接口与所述SD卡槽15通信连接，所述SD卡槽15用于与SD卡相连接。在一种可能的实现方式中，主控芯片11为SMT32F103芯片。以下以主控芯片11为SMT32F103芯片为例，进行具体说明。对SMT32F103芯片寄存器进行配置后，STM32F103中引出的两个通讯接口，STM32F103芯片的USART接口与外部的ST8024芯片连接作为7816硬件通讯接口，同时通过软件配置STM32F103芯片的USART接口作为7816传输通信；STM32F103芯片的SPI2接口与外部的电平转化芯片连接作为SPI硬件通讯接口，同时通过软件配置STM32F103芯片的SPI2接口作为SPI2传输通信。STM32F103芯片的GPIO接口与D型连接器连接，作为与分选机通讯并传输控制信号的硬件连接。软件配置STM32F103芯片的SPI1接口为SD通讯，并与SD卡槽硬件连接；当SD卡插入SD卡槽后，SMT32F103芯片通过SPI1接口与SD卡进行通信。图2为本技术实施例一提供的测试流程图，测试流程请参阅图2，系统上电后，SMT32F103芯片主动读取SD卡中测试脚本。测试脚本读取成功并接收到分选机测试本文档来自技高网...

【技术保护点】
一种芯片的成测系统，其特征在于，包括主控板；所述主控板包括：主控芯片、ST8024芯片、电平转化芯片、D型连接器；所述主控芯片通过通用同步/异步串行接收/发送器USART与ST8024芯片相连接，所述ST8024芯片与第一待测芯片相连接；所述主控芯片通过第二串行外设接口与所述电平转化芯片相连接，所述电平转化芯片与第二待测芯片相连接；所述主控芯片通过通用输入/输出GPIO接口与所述D型连接器相连接，所述D型连接器用于与分选机通信；所述主控芯片用于接收测试指令，并在接收到分选机发送的测试信号后，对第一待测芯片和/或第二待测芯片进行测试。

【技术特征摘要】
1.一种芯片的成测系统，其特征在于，包括主控板；所述主控板包括：主控芯片、ST8024芯片、电平转化芯片、D型连接器；所述主控芯片通过通用同步/异步串行接收/发送器USART与ST8024芯片相连接，所述ST8024芯片与第一待测芯片相连接；所述主控芯片通过第二串行外设接口与所述电平转化芯片相连接，所述电平转化芯片与第二待测芯片相连接；所述主控芯片通过通用输入/输出GPIO接口与所述D型连接器相连接，所述D型连接器用于与分选机通信；所述主控芯片用于接收测试指令，并在接收到分选机发送的测试信号后，对第一待测芯片和/或第二待测芯片进行测试。2.根据权利要求1所述的成测系统，其特征在于，所述主控板还包括安全数码卡SD卡槽；所述主控芯片通过第一串行外设接口与所述SD卡槽通信连接，所述SD卡槽用于与SD卡相连接。3.根据权利要求1所述的成测系统，其特征在于，所述主控板还包括第一RJ45接口；所述成测系统还包括：第一接口板；所述ST8024芯片与所述第一RJ45接口相连接，所述第一RJ45接口与所述第一接口板相连接，所述主控芯片通过所述第一接口板与第一待测芯片相连接。4.根据权利要求3所述的成测系统，其特征在于，所述主控板还包括第二RJ45接口；所...

【专利技术属性】
技术研发人员：董扬，白志华，窦志军，袁远东，李铮，
申请(专利权)人：北京智芯微电子科技有限公司，国网信息通信产业集团有限公司，国家电网公司，
类型：新型
国别省市：北京,11