使用光刻定义的通孔的改进封装集成功率电感器制造技术

本发明专利技术的实施例包括集成到封装衬底内的电感器和形成这样的封装的方法，所述电感器由于使用成形的通孔而具有增加的厚度。在本发明专利技术的实施例中，可以在封装衬底中形成的电感器可以包括在封装衬底上形成的第一电感器线路。在一些实施例中，成形的通孔可以在第一电感器线路之上形成。附加的实施例可以包括在封装衬底、第一电感器线路之上和成形的通孔周围形成的介电层。在一个实施例中，第二电感器线路也可以在成形的通孔之上形成。本发明专利技术的一些实施例可以包括是螺旋电感器的电感器。

【技术实现步骤摘要】
【国外来华专利技术】使用光刻定义的通孔的改进封装集成功率电感器
实施例一般涉及电子装置的封装。更具体地，实施例涉及包括利用成形的通孔形成的电感器的封装解决方案。
技术介绍
从一代硅节点到下一代的任何模拟电路的定标存在若干问题。一个这样的问题涉及使用完全集成电压调节器（FIVR）以用于半导体管芯中的功率管理。在FIVR装置中，用于电压调节的一个或多个空心电感器（ACI）可以与半导体管芯一起封装。典型地，电感器位于与封装半导体管芯所在的侧相对的封装的背面上。ACI可以通过封装而电耦合于半导体管芯上的电容器。然而，随每个连续代的装置存在的趋向更小定标使电感器可用的面积减小。随着分配给ACI的面积不断缩小，拥挤在ACI中引起较高电阻损耗并且使整体功率递送网络的效率降低。因此，存在对形成降低电阻损耗并且提高电压转换效率的改进ACI的需要。附图说明图1A是根据本专利技术的实施例的在表面之上形成的具有籽晶层（seedlayer）的介电层的平面图和对应横截面图示。图1B是根据本专利技术的实施例的在已经在表面之上形成的下电感器线路之后的装置的平面图和对应横截面图示。图1C是根据本专利技术的实施例的在已经沉积第二光致抗蚀剂本文档来自技高网...

【技术保护点】
一种在封装衬底中形成的电感器，其包括：在所述封装衬底上形成的第一电感器线路；在所述第一电感器线路之上形成的线路通孔；以及在所述封装衬底、所述第一电感器线路之上和所述线路通孔周围形成的介电层。

【技术特征摘要】
【国外来华专利技术】2015.09.26 US 14/8668521.一种在封装衬底中形成的电感器，其包括：在所述封装衬底上形成的第一电感器线路；在所述第一电感器线路之上形成的线路通孔；以及在所述封装衬底、所述第一电感器线路之上和所述线路通孔周围形成的介电层。2.如权利要求1所述的电感器，其中所述电感器是螺旋电感器。3.如权利要求1所述的电感器，其中所述线路通孔具有比所述第一电感器线路的宽度小的宽度。4.如权利要求1所述的电感器，其中所述线路通孔具有与所述第一电感器线路的宽度大致相等的宽度。5.如权利要求1所述的电感器，其进一步包括在所述线路通孔之上形成的第二电感器线路。6.如权利要求5所述的电感器，其中所述电感器进一步包括在所述第二电感器线路之上形成的第二线路通孔。7.如权利要求1所述的电感器，其中所述介电层是光敏介电层。8.如权利要求1所述的电感器，其中所述电感器是空心电感器（ACI）。9.如权利要求8所述的电感器，其中所述电感器电耦合于电容器。10.如权利要求9所述的电感器，其中所述电感器通过不是所述电感器的部分的至少一个线路通孔而电耦合于所述电容器。11.如权利要求9所述的电感器，其中所述电容器在安装到所述封装衬底的半导体管芯上形成。12.如权利要求10所述的电感器，其中所述电感器是完全集成电压调节器（FIVR）中的组件。13.一种在封装衬底中形成电感器的方法，其包括：在第一介电层之上形成第一电感器线路；在所述第一介电层和所述第一电感器线路之上沉积光致抗蚀剂层；使所述光致抗蚀剂层图案化来形成沿所述第一电感器线路的长度延伸的线路通孔开口；将导电材料沉积到所述线路通孔开口内以在所述第一电感器线路之上形成线路通孔；去除所述光致抗蚀剂层；在所述第一介电层...

【专利技术属性】
技术研发人员：MJ马努沙罗，李勇刚，WJ兰伯特，K巴拉思，AA埃尔舍尔比尼，F艾德，A阿莱克索夫，H布劳尼施，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US