嵌入式系统处理器程序加载电路技术方案
【技术实现步骤摘要】
嵌入式系统处理器程序加载电路
本专利技术涉及一种嵌入式系统处理器程序加载的电路及程序加载方法。
技术介绍
1.嵌入式系统是将先进的计算机技术、半导体技术和电子技术与各个行业的具体应用相结合的产物，是以应用为中心、以计算机技术为基础、软硬件可裁减、适应应用系统、对功能、可靠性、成本、体积、功耗等有严格要求的专用计算机系统。嵌入式处理系统主要包括处理器、存储设备、模拟电路及电源电路、通信接口及外设电路。处理器是嵌入式系统的核心部件，它通常把通用计算机中许多由主板完成的功能集成在芯片内部。处理器的作用非常多，能够对现有数据进行计算分析，然后建立起相应的程序，达到分析数据的目的。对于嵌入式系统也是一样，在开发的时候必须依靠众多的处理器配合工作，才能完成一整套的系统开发。常用的嵌入式系统处理器包括现场可编程门阵列FPGA(FieldProgramGateArray)、数字信号处理器DSP(DigitalSignalProcessor)、通用处理器GPP(GeneralPurposeProcessor)。FPGA器件具有丰富IO(输入输出)管脚,可方便连接各种外部设备；具备任...
【技术保护点】
一种嵌入式系统处理器程序加载电路，包括本地非易失性存储器LM、双倍速率同步动态随机存储器DDR和模块支持单元MSU，MSU包括可编程逻辑PL和处理器系统PS，PL包含PS与PL之间交互接口PSPLIF总线读写器、双口RAM、虚拟并行NORFLASH读取接口控制器和处理器复位信号发生器；其特征在于：模块支持单元MSU中，处理器系统PS通过自带的DDR控制器接口和本地非易失性存储器访问接口LMIF分别连接DDR和LM，所述PS通过交互接口PSPLIF连接PSPLIF总线读写器；虚拟并行NORFLASH读取接口控制器通过并行NORFLASH与处理器的并行主动加载接口连接；处理器复...
【技术特征摘要】
1.一种嵌入式系统处理器程序加载电路，包括本地非易失性存储器LM、双倍速率同步动态随机存储器DDR和模块支持单元MSU，MSU包括可编程逻辑PL和处理器系统PS，PL包含PS与PL之间交互接口PSPLIF总线读写器、双口RAM、虚拟并行NORFLASH读取接口控制器和处理器复位信号发生器；其特征在于：模块支持单元MSU中，处理器系统PS通过自带的DDR控制器接口和本地非易失性存储器访问接口LMIF分别连接DDR和LM，所述PS通过交互接口PSPLIF连接PSPLIF总线读写器；虚拟并行NORFLASH读取接口控制器通过并行NORFLASH与处理器的并行主动加载接口连接；处理器复位信号发生器通过输出离散线与处理器的硬件复位管脚连接；PSPLIF总线读写器接收到PS的访问信号后，将数据写入双口RAM，或者接收到PS的访问信号后，通过控制处理器复位信号发生器产生处理器复位信号；虚拟并行NORFLASH读取接口控制器配置成并行主动加载模式的处理器硬件复位后，通过并行主动加载接口读取程序，虚拟并行NORFLASH读取接口将双口RAM映射成NORFLASH的一个扇区，通过虚拟并行NORFLASH读取接口控制器直接访问双口RAM，处理器复位信号发生器接收到PSPLIF总线复位信号发生启动信号，通过输出离散线控制处理器的硬件复位管脚复位处理器，启动处理器并行主动加载流程。2.如权利要求1所述的嵌入式系统处理器程序加载电路，其特征在于：PS通过控制线、数据线、地址线连接PSPLIF总线读写器；地非易失性存储器访问接口LMIF和PS与PL之间交互接口PSPLIF连接LM和PL。3.如权利要求1所述的嵌入式系统处理器程序加载电路，其特征在于：PL通过并行总线和离散线与FPGA、DSP、PowerPC和ARM嵌入式系统处理器的并行主动加载接口和复位管脚连接，PS通过以太网对外交互信息。4.如权利要求1所述的嵌入式系统处理器程序加载电路，其特征在于：FPGA、DSP、PowerPC和ARM嵌入式系统处理器通过并行总线和离散线与虚拟并行NORFLASH读取接口控制器和处理器复位信号发生器连接。5.如权利要求1所述的嵌入式系统处理器程序加载电路，其特征在于：双口RAM包括对应虚拟并行NORFLASH读取接口控制器1、虚拟并行NORFLASH读取接口控制器2、虚拟并行NORFLASH读取接口控制器3…虚拟并行NORFLASH读取接口控制器n的双口RAM1、双口RAM2双口RAM3…双口RAMn；处理器复位信号...
【专利技术属性】
技术研发人员：邵龙，
申请(专利权)人：西南电子技术研究所中国电子科技集团公司第十研究所，
类型：发明
国别省市：四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。