一种阵列基板、其制作方法、显示面板及显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板、其制作方法、显示面板及显示装置，通过对第一薄膜晶体管和第二薄膜晶体管的设置，使得在第一有源层向衬底基板具有第一正投影，第二有源层向衬底基板具有第二正投影时，第二正投影位于第一正投影所在的预设区域之外，使得在对部分半导体层进行晶化处理以形成第一薄膜晶体管的第一有源层的过程中，不会对第二薄膜晶体管的第二有源层的非晶状态产生影响，从而可以有效避免在局部晶化过程中因彗差的作用对第二有源层的非晶状态产生影响，不仅提高了局部晶化的准确率和效率，还有效提高了移位寄存器单元的工作性能，从而提高了显示面板的显示效果。

An array substrate, a manufacturing method, a display panel and a display device.

The invention discloses an array substrate and its manufacturing method, display panel and display device, the first and second thin film transistors of the first set, which is projected to a substrate in the first active layer, an active layer second to the substrate with second orthographic projection, second orthographic projection orthographic projection in the first place the preset area outside the process of the first active layer on the part of the semiconductor layer crystallized to form a first thin film transistor in the amorphous state will not affect the second active layer of second thin film transistors, which can effectively avoid the local crystallization process due to the effect of coma in the amorphous state of the second active the impact, not only improve the local crystallization of accuracy and efficiency, but also effectively improve the work performance of shift register unit In order to improve the display effect of the display panel.

【技术实现步骤摘要】
一种阵列基板、其制作方法、显示面板及显示装置
本专利技术涉及显示
，尤指一种阵列基板、其制作方法、显示面板及显示装置。
技术介绍
GOA(GateonArray)是一种将栅极集成驱动电路集成于TFT基板上的技术，通过栅极集成驱动电路向像素区域的各薄膜晶体管的栅极提供栅极扫描信号，逐行开启各薄膜晶体管，实现像素单元的数据信号输入；其中，栅极集成驱动电路是由级联的多个移位寄存器单元构成，而移位寄存器单元则由多个薄膜晶体管构成；一般地，对于由具有非晶态半导体层的薄膜晶体管构成的移位寄存器单元，为了能够使其稳定快速地输出扫描信号，常常需要对上述移位寄存器单元中的部分薄膜晶体管的有源层进行晶化处理。然而，由于受到移位寄存器单元中各薄膜晶体管排布位置的影响，在对部分薄膜晶体管的有源层进行晶化处理时，往往会对相邻薄膜晶体管的有源层的非晶状态产生影响，从而影响移位寄存器单元的正常工作。基于此，如何精准地实现对部分薄膜晶体管的有源层进行晶化处理，而不会对周围薄膜晶体管的有源层的非晶状态产生影响，是本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术实施例提供了一种阵列基板、其制作方法、显示面板及显示装置，用以解决现有技术中存在的如何精准地实现对部分薄膜晶体管的有源层进行晶化处理，而不会对周围薄膜晶体管的有源层的非晶状态产生影响的问题。本专利技术实施例提供了一种阵列基板，包括：衬底基板；位于所述衬底基板上的多个级联的移位寄存器单元，每个所述移位寄存器单元包括至少一个第一薄膜晶体管和至少一个第二薄膜晶体管；所述第一薄膜晶体管包括第一有源层，所述第一有源层的材料包括多晶硅；所述第二薄膜晶体管包括第二有源层，所述第二有源层的材料包括非晶硅；所述第一有源层向所述衬底基板具有第一正投影，所述第二有源层向所述衬底基板具有第二正投影，所述第二正投影位于所述第一正投影所在的预设区域之外。另一方面，本专利技术实施例还提供了一种显示面板，包括：如本专利技术实施例提供的上述阵列基板。另一方面，本专利技术实施例还提供了一种显示装置，包括：如本专利技术实施例提供的上述显示面板。另一方面，本专利技术实施例还提供了一种如本专利技术实施例提供的上述阵列基板的制作方法，包括：提供一衬底基板；在所述衬底基板上形成非晶硅半导体层；对部分所述非晶硅半导体层进行图案化和晶化以形成所述第一有源层；在第一正投影所在的所述预设区域之外，对部分所述非晶硅半导体层进行图案化以形成所述第二有源层。本专利技术有益效果如下：本专利技术实施例提供的一种阵列基板、其制作方法、显示面板及显示装置，通过对第一薄膜晶体管和第二薄膜晶体管的设置，使得在第一有源层向衬底基板具有第一正投影，第二有源层向衬底基板具有第二正投影时，第二正投影位于第一正投影所在的预设区域之外，使得在对部分半导体层进行晶化处理以形成第一薄膜晶体管的第一有源层的过程中，不会对第二薄膜晶体管的第二有源层的非晶状态产生影响，从而可以有效避免在局部晶化过程中因彗差的作用对第二有源层的非晶状态产生影响，不仅提高了局部晶化的准确率和效率，还有效提高了移位寄存器单元的工作性能，从而提高了显示面板的显示效果。附图说明图1为现有技术中的移位寄存器单元中部分薄膜晶体管的排布结构示意图；图2至图4分别为本专利技术实施例中提供的阵列基板的结构示意图；图5为本专利技术实施例中提供的预设范围的示意图；图6为本专利技术实施例中提供的移位寄存器单元中部分薄膜晶体管重新排布后的结构示意图；图7至图10分别为本专利技术实施例中提供的第一有源层的外边缘形状的示意图；图11为本专利技术实施例中提供的液晶显示面板中阵列基板的结构示意图；图12至图14分别为本专利技术实施例中提供的多个移位寄存器单元之间的连接关系的结构示意图；图15和图16分别为本专利技术实施例中提供的移位寄存器单元的结构示意图；图17为本专利技术实施例中提供的输入输出时序图；图18为本专利技术实施例中提供的阵列基板的制作方法的流程图；图19a至图19c分别为本专利技术实施例中提供的阵列基板在不同制作步骤时的结构示意图；图20为本专利技术实施例中提供的另一阵列基板的结构示意图；图21为本专利技术实施例中提供的激光退火工艺的结构示意图；图22为本专利技术实施例中提供的激光退火工艺中采用的掩膜版的俯视图；图23为图21中CD处的截面示意图；图24为本专利技术实施例中提供的各微透镜工作过程的示意图；图25为本专利技术实施例中提供的显示面板的结构示意图；图26为本专利技术实施例中提供的显示装置的结构示意图。具体实施方式下面将结合附图，对本专利技术实施例提供的一种阵列基板、其制作方法、显示面板及显示装置的具体实施方式进行详细地说明。需要说明的是，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。专利技术人在研究中发现，由于受到移位寄存器单元中各薄膜晶体管排布位置的影响，在对部分薄膜晶体管的有源层进行晶化处理时，即局部晶化时，往往会对其周围的薄膜晶体管的有源层的非晶状态产生影响，从而影响移位寄存器单元的工作性能；具体地，如图1所示的移位寄存器单元中部分薄膜晶体管的排布的结构示意图，若每个移位寄存器单元中的薄膜晶体管A的有源层均需要进行晶化处理，而薄膜晶体管B的有源层则不需要晶化处理时，由于在晶化过程中，一般需要使用激光器和掩模版，而掩模版一般包括多个透镜，所以在对薄膜晶体管A的有源层进行晶化时，由于薄膜晶体管B与薄膜晶体管A距离较近，与薄膜晶体管A对应的透镜会产生彗差，而产生的彗差会使部分激光透射到薄膜晶体管B的有源层上，导致薄膜晶体管B的有源层被晶化，影响薄膜晶体管B的性能，进而影响移位寄存器单元的工作性能。然而，为了避免上述现象的发生，通常采用的方法为改变掩模版的结构，即改版掩模版的图案，以使薄膜晶体管B的有源层避免被晶化；虽然此种方法能够解决局部晶化的准确率的问题，但难免会增加掩模版图案的复杂度，增加掩模版的制作难度。因此，本专利技术实施例提供了一种阵列基板，用以在无需增加掩模版的制作难度的基础上，提高局部晶化的准确率和效率，提高移位寄存器单元的工作性能。具体地，本专利技术实施例提供的上述阵列基板，如图2至图4所示，图中仅以一个移位寄存器单元，且移位寄存器单元具有两个第一薄膜晶体管和两个第二薄膜晶体管为例进行说明；其中，图中仅以第一有源层和第二有源层分别表示第一薄膜晶体管和第二薄膜晶体管的位置，并且，A1和A2分别表示两个第一有源层在衬底基板上的第一正投影，B1和B2分别表示两个第二有源层在衬底基板上的第二正投影；因此，阵列基板可以包括：衬底基板1；位于衬底基板1上的多个级联的移位寄存器单元，每个移位寄存器单元包括至少一个第一薄膜晶体管和至少一个第二薄膜晶体管；第一薄膜晶体管包括第一有源层，第一有源层的材料包括多晶硅；第二薄膜晶体管包括第二有源层，第二有源层的材料包括非晶硅；第一有源层向衬底基板1具有第一正投影(A1或A2)，第二有源层向衬底基板1具有第二正投影(B1或B2)，第二正投影位于第一正投影所在的预设区域(虚线圈所示)之外；其中，为了便于说明，仅示出了A1所在的预设区域，A2所在的预设区域并未示出。本专利技术实施例提供的上述阵列基板，通过对第一薄膜晶体管和第二薄膜晶体管本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：衬底基板；位于所述衬底基板上的多个级联的移位寄存器单元，每个所述移位寄存器单元包括至少一个第一薄膜晶体管和至少一个第二薄膜晶体管；所述第一薄膜晶体管包括第一有源层，所述第一有源层的材料包括多晶硅；所述第二薄膜晶体管包括第二有源层，所述第二有源层的材料包括非晶硅；所述第一有源层向所述衬底基板具有第一正投影，所述第二有源层向所述衬底基板具有第二正投影，所述第二正投影位于所述第一正投影所在的预设区域之外。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板；位于所述衬底基板上的多个级联的移位寄存器单元，每个所述移位寄存器单元包括至少一个第一薄膜晶体管和至少一个第二薄膜晶体管；所述第一薄膜晶体管包括第一有源层，所述第一有源层的材料包括多晶硅；所述第二薄膜晶体管包括第二有源层，所述第二有源层的材料包括非晶硅；所述第一有源层向所述衬底基板具有第一正投影，所述第二有源层向所述衬底基板具有第二正投影，所述第二正投影位于所述第一正投影所在的预设区域之外。2.如权利要求1所述的阵列基板，其特征在于，所述预设区域为：以第一点和第二点之间连线的中点为圆心，以所述第一点和所述第二点之间连线的距离为半径所构成的圆形区域；所述第一点和所述第二点分别为所述第一正投影外边缘上距离最远的两个点。3.如权利要求1所述的阵列基板，其特征在于，所述移位寄存器单元包括多个所述第一薄膜晶体管；任意一个所述第一正投影所在的所述预设区域不与其他所述第一正投影重叠；或者，任意一个所述第一正投影所在的所述预设区域至少与一个其他所述第一正投影重叠。4.如权利要求1所述的阵列基板，其特征在于，所述第一有源层的电子迁移率与所述第二有源层的电子迁移率之比不小于10。5.如权利要求4所述的阵列基板，其特征在于，所述第一有源层的电子迁移率不小于10平方厘米/(伏·秒)且不大于100平方厘米/(伏·秒)；所述第二有源层的电子迁移率不小于0.2平方厘米/(伏·秒)且不大于1.5平方厘米/(伏·秒)。6.如权利要求5所述的阵列基板，其特征在于，所述第一有源层的外边缘形状包括矩形、圆角矩形、圆形或者椭圆形中的至少一种。7.如权利要求5所述的阵列基板，其特征在于，包括：显示区域和围绕所述显示区域的非显示区域，所述移位寄存器单元位于所述非显示区域；第三薄膜晶体管，所述第三薄膜晶体管包括第三有源层，所述第三有源层的材料包括非晶硅；所述第一有源层的厚度小于所述第三有源层的厚度。8.如权利要求7所述的阵列基板，其特征在于，所述第一有源层的厚度小于9.如权利要求1所述的阵列基板，其特征在于，除第一级所述移位寄存器单元和最后一级所述移位寄存器单元之外，每级所述移位寄存器单元的信号输出端均向下一级所述移位寄存器单元的第一控制端输入第一控制信号，并向上一级所述移位寄存器单元的第二控制端输入第二控制信号；最后一级所述移位寄存器单元的信号输出端向第一级所述移位寄存器单元的第一控制端输入第一控制信号；第一级所述移位寄存器单元的信号输出端向最后一级所述移位寄存器单元的第二控制端输入第二控制信号。10.如权利要求9所述的阵列基板，其特征在于，所述第一控制信号为有效脉冲信号，所述第二控制信号为复位信号；或者，所述第一控制信号为复位信号，所述第二控制信号为有效脉冲信号。11.如权利要求10所述的阵列基板，其特征在于，所述移位寄存器单元包括：第一控制模块、第二控制模块、和输出模块；其中，所述第一控制模块连接于第一电压信号端、所述第一控制端和第一节点之间；所述第一控制模块，用于在所述第一控制端输入的所述第一控制信号的控制下，将所述第一电压信号端输入的第一电压信号传输至所述第一节点；所述第二控制模块连接于第二电压信号端、所述第二控制端和所述第一节点之间；所述第二控制模块，用于在所述第二控制输入的第二控制信号的控制下，将所述第二电压信号端输入的第二电压信号传输至所述第一节点；所述输出模块连接所述第一节点、第二时钟信号端和所述信号输出端之间；所述输出模块，用于在所述第一节点电位的控制下，将所述第二时钟信号端输入的第二时钟信号传输至所述信号输出端。12.如权利要求11所述的阵列基板，其特征在于，所述输出模块包括：第一子薄膜晶体管和第一电容；所述第一子薄膜晶体管的栅极与所述第一节点电连接，所述第一子薄膜晶体管的第一极与所述第二时钟信号端电连接，所述第一子薄膜晶体管的第二极与所述信号输出端电连接；所述第一电容连接于所述第一节点与所述信号输出端之间；所述第一薄膜晶体管至少包括所述第一子薄膜晶体管。13.如权利要求12所述的阵列基板，其特征在于，所述第一控制模块包括：第二子薄膜晶体管；所述第二子薄膜晶体管的栅极与所述第一控制端电连接，所述第二子薄膜晶体管的第一极与所述第一电压信号端电连接，所述第...

【专利技术属性】
技术研发人员：金慧俊，
申请(专利权)人：上海中航光电子有限公司，
类型：发明
国别省市：上海,31