半导体器件和用于制造半导体器件的方法技术

一种半导体器件(100)包括：半导体结构(170)，其形成载流子沟道(140)；势垒层(171)，其接近半导体结构设置；以及一组电极(120、125、130)，其用于提供并控制载流子沟道中的载流子电荷。该势垒层由具有与载流子沟道的导电类型相反的导电类型的杂质至少部分地掺杂。该势垒层的材料具有比该半导体结构中的材料的带隙和热导率大的带隙和热导率。

【技术实现步骤摘要】
【国外来华专利技术】半导体器件和用于制造半导体器件的方法
本专利技术总体涉及半导体器件，更具体地涉及具有诸如背势垒或盖层的势垒层的半导体器件。
技术介绍
半导体器件在解决能量挑战中具有重要的角色。特别地，氮化物功率晶体管在先进运输系统、可靠能量输送网络以及用于高效率发电和转换的许多新方案的应用中具有极大的潜力。这些系统依赖于提高或降低电压的非常高效的转换器。这些器件中的大多数是由硅(Si)制成。然而，Si的有限击穿电压和频率响应及其较高的电阻使得当前可用的商业装置器件和电路非常庞大、沉重且不适于将来的功率用途。作为另选方案，氮化镓(GaN)器件对于电源应用已经实现高电压、高频率响应以及低导通电阻的记录组合。诸如GaN基高电子迁移率晶体管(HEMT)这样的GaN功率器件被认为是用于高功率、高电压以及高频率应用的最有前途的候选中的一种。GaNHEMT已经以高的多的击穿电压(VB)和电流密度以及超过400GHz的高的截止频率实现了比GaAsHEMT高至10倍的功率密度。已经通过在2.9GHz下为800W和3.5GHz下超过500W的总输出功率在碳化硅(SiC)衬底上演示了现有技术的功率电平。然而，对于高功率应用，诸如高功率马达，期望较高的输出功率，即，3～5kW，这需要进一步提高半导体器件的输出功率。
技术实现思路
本专利技术的一些实施方式基于以下认识：多个方法可以用于提高半导体器件的输出功率。例如，可以通过由垂直电场耗尽半导体器件中的载流子沟道来增大半导体器件的击穿电压。用于提高器件功率能力的其他方法包括热管理以及降低由于载流子电荷的寄生泄露而导致的功率损失。然而，各方法仅可以在一定程度上提高半导体器件的功率能力。本专利技术的一些实施方式基于以下认识：这些功率提高方法可以通过仔细选择形成半导体器件的材料的特性来实施。尽管有不同的功率提高方法使用不同材料的不同特性的事实，但认识到，如与例如材料的形状对照，材料的特性是这些功率提高方法背后的驱动力之一。例如，载流子沟道的耗尽可以通过由具有与载流子沟道的导电类型相反的导电类型的杂质至少部分地对材料层掺杂来执行。半导体器件的热管理可以由具有比形成载流子沟道的半导体结构中的材料的热导率大的热导率的材料层来执行。类似地，载流子电荷的泄露可以由具有比形成载流子沟道的半导体结构中的材料的带隙大的带隙的材料层来减少。本专利技术的一些实施方式基于以下认识：可以选择具有由不同功率装箱方法使用的特性的单个材料。这样，可以使用这种材料的单个层来在降低半导体器件的总成本的同时执行多个功率提高功能。因此，一个实施方式公开了一种半导体器件，该半导体器件包括：半导体结构，该半导体结构形成载流子沟道；势垒层，该势垒层接近半导体结构设置；以及一组电极，该组电极用于提供并控制载流子沟道中的载流子电荷。势垒层由具有与载流子沟道的导电类型相反的导电类型的杂质至少部分地掺杂。势垒层的材料具有比半导体结构中的材料的带隙和热导率大的带隙和热导率。由于较大的带隙、相反类型的掺杂以及高的热导率，势垒层可以强化沟道载流子约束，形成用于电场工程的表面降场(RESURF)结构，并且充当表面散热层。势垒层的示例包括背势垒或盖层。本专利技术的一个实施方式公开了一种半导体器件，该半导体器件包括：半导体结构，该半导体结构形成载流子沟道；势垒层，该势垒层接近半导体结构设置，其中，势垒层由具有与载流子沟道的导电类型相反的导电类型的杂质至少部分地掺杂，其中，势垒层的材料具有比半导体结构中的材料的带隙和热导率大的带隙和热导率；以及一组电极，该组电极用于提供并控制载流子沟道中的载流子电荷。另一个实施方式公开了一种半导体器件，该半导体器件包括：半导体结构，该半导体结构形成载流子沟道，其中，半导体结构是包括III-V沟道层和III-V势垒层的半导体异质结构，使得载流子沟道是二维电子气(2DEG)沟道；势垒层，该势垒层接近半导体结构设置，其中，势垒层至少部分p型掺杂，其中，势垒层具有比III-V沟道层中的材料的带隙和热导率大的带隙和热导率；以及一组电极，该组电极用于提供并控制载流子沟道中的载流子电荷。又一个实施方式公开了一种用于制造半导体器件的方法，该方法包括以下步骤：提供衬底；制造半导体结构，该半导体结构至少包括在半导体结构中形成载流子沟道的III-V沟道层；接近半导体结构制造势垒层，其中，势垒层具有比III-V沟道层中的材料的带隙和热导率大的带隙和热导率；用具有与载流子沟道相反的导电类型的杂质掺杂势垒层；以及形成与载流子沟道电接触的电极。附图说明[图1]图1是根据本专利技术的一个实施方式的半导体器件的截面图；[图2]图2是例示了具有多功能背势垒层的半导体器件的一个实施方式的截面图；[图3]图3是图2所示的实施方式内的截线AA’的能带图；[图4]图4是根据本专利技术的一个实施方式的、具有缩短多功能势垒层的半导体器件的截面图；[图5A]图5A是作为势垒层的掺杂浓度和厚度的函数的击穿电压(BV)的曲线图；[图5B]图5B是作为电荷密度的函数的BV的曲线图；[图5C]图5C是根据本专利技术的一些实施方式的BV对p-金刚石背势垒的长度的依赖关系的曲线图；[图6]图6是根据本专利技术的一个实施方式在不同衬底上具有多功能势垒层的III-V半导体器件的截面图；[图7]图7是具有多功能盖层的半导体器件的截面图；[图8]图8是图7所示的实施方式的沿着截线BB’的能带图；[图9]图9是根据本专利技术的一个实施方式的、具有多功能盖层和多功能背势垒的半导体器件的截面图；以及[图10]图10是根据本专利技术的一些实施方式的用于制造半导体器件的方法的框图。具体实施方式图1示出了根据本专利技术的一个实施方式的半导体器件100的截面图。在该实施方式中，半导体器件包括形成载流子沟道140的半导体结构170。例如，半导体结构是包括III-V沟道层173和III-V势垒层172的层结构，使得载流子沟道140是二维电子气(2DEG)沟道。例如，III-V沟道层的材料可以包括GaN或GaAs中的一种或组合。III-V势垒层的材料可以包括氮化镓铝(AlGaN)、氮化镓铟(InGaN)、氮化镓铝铟(InAlGaN)、氮化铝(AlN)、砷化镓铝(AlGaAs)、砷化镓铟(InGaAs)、砷化镓铝铟(InAlGaAs)中的一种或组合。半导体器件100还包括接近半导体结构设置的势垒层171。势垒层与载流子沟道平行地延伸，以完全或仅部分交叠载流子沟道。势垒层至少部分地掺杂有具有与载流子沟道的导电类型相反的导电类型的杂质。例如，势垒层可以至少部分p型掺杂有硼和镁中的一种或组合。在一个实施方式中，势垒层的厚度、掺杂浓度以及长度被选择成在半导体器件的击穿电压下完全耗尽载流子沟道中的电荷。并且，势垒层的材料具有比半导体结构中的材料的带隙和热导率大的带隙和热导率。例如，势垒层的材料可以被选择成具有比III-V沟道层中的材料的带隙和热导率大的带隙和热导率。例如，势垒层的材料可以包括金刚石、氮化硼以及氮化铝中的一种或组合。半导体器件100还包括一组电极，该组电极用于提供并控制载流子沟道中的载流子电荷。例如，一组电极可以包括：至少一个源电极120，其通过载流子沟道发送电子电荷；至少一个漏电极130，其接收电子电荷；以及至少一个栅电极125，其可操作地连接到半导体本文档来自技高网...

【技术保护点】
一种半导体器件，该半导体器件包括：半导体结构，该半导体结构形成载流子沟道；势垒层，该势垒层接近所述半导体结构设置，其中，所述势垒层由具有与所述载流子沟道的导电类型相反的导电类型的杂质至少部分地掺杂，其中，所述势垒层的材料具有比所述半导体结构中的材料的带隙和热导率大的带隙和热导率；以及一组电极，该组电极用于提供并且控制所述载流子沟道中的载流子电荷。

【技术特征摘要】
【国外来华专利技术】2015.07.17 US 62/193,689;2015.09.01 US 14/841,9671.一种半导体器件，该半导体器件包括：半导体结构，该半导体结构形成载流子沟道；势垒层，该势垒层接近所述半导体结构设置，其中，所述势垒层由具有与所述载流子沟道的导电类型相反的导电类型的杂质至少部分地掺杂，其中，所述势垒层的材料具有比所述半导体结构中的材料的带隙和热导率大的带隙和热导率；以及一组电极，该组电极用于提供并且控制所述载流子沟道中的载流子电荷。2.根据权利要求1所述的半导体器件，所述半导体器件还包括：衬底，其中，所述势垒层是设置在所述衬底与所述半导体结构之间的背势垒层。3.根据权利要求1所述的半导体器件，其中，所述势垒层是设置在所述半导体结构的顶部上的盖层。4.根据权利要求1所述的半导体器件，其中，所述势垒层的所述材料包括金刚石、氮化硼以及氮化铝中的一种或组合。5.根据权利要求1所述的半导体器件，其中，所述势垒层的厚度在从10nm到10μm的范围内。6.根据权利要求1所述的半导体器件，其中，所述势垒层的掺杂浓度在从1015cm-3到1022cm-3的范围内。7.根据权利要求1所述的半导体器件，其中，所述势垒层与所述载流子沟道平行地延伸以完全交叠所述载流子沟道。8.根据权利要求1所述的半导体器件，其中，所述势垒层与所述载流子沟道平行地延伸以仅部分地交叠所述载流子沟道。9.根据权利要求1所述的半导体器件，其中，所述势垒层的厚度、掺杂浓度以及长度被选择成在所述半导体器件的击穿电压下完全耗尽所述载流子沟道中的电荷。10.根据权利要求1所述的半导体器件，其中，所述半导体结构是包括III-V沟道层和III-V势垒层的半导体异质结构，使得所述载流子沟道是二维电子气2DEG沟道，其中，所述III-V势垒层的带隙大于所述III-V沟道层的带隙，其中，所述势垒层被完全或部分地p型掺杂，并且所述背势垒层所述材料具有比所述III-V沟道层的所述材料大的带隙和热导率。11.根据权利要求10所述的半导体器件，其中，所述III-V沟道层的所述材料包括GaN或GaAs中的一种或组合，并且其中，所述III-V势垒层的所述材料包括氮化镓铝AlGaN、氮化镓铟InGaN、氮化镓铝铟InAlGaN、氮化铝AlN、砷化镓铝Al...

【专利技术属性】
技术研发人员：张坤好，张宇昊，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP