片上系统(SoC)的系统级验证技术方案

公开了用于验证集成电路，尤其是由其构成的片上系统的改进的方法和结构。我们的方法——我们称为快速错误检测——硬件(QED‑H)——有利地快速检测和修复SoC硬件部件内的异常(漏洞)——并且特别地定制的不必是软件可编程的SoC硬件部件。进一步有利地，本公开的方法与现有的快速错误检测(QED)技术兼容，并且还可扩展至目标软件可编程部件。与现有方法强烈对比，本公开的方法表示新系统验证方法，其在软件和硬件部件中无缝且系统地建立验证检查，因而使整个SoC的所有数字部件的极快速错误检测和定位能够有利地产生生产率和上市时机收益。

【技术实现步骤摘要】
【国外来华专利技术】片上系统(SoC)的系统级验证相关申请的交叉引用本申请要求2015年06月06日递交的美国临时申请序列号No.62172092的权益。
本公开总体涉及集成电路，并且更特别地涉及用于片上系统的有效系统级验证的方法和结构。
技术介绍
如本领域技术人员容易理解的，集成电路以及在其上构成的系统的功能性和普遍性已经以惊人的速度发展。因此，这种电路和系统在当代社会已经具有深远的影响。考虑到其重要性，很欢迎将用于验证这些电路和系统的方法和结构加入到本领域。
技术实现思路
根据本公开的一个方面作出本领域的发展，涉及用于验证集成电路及特别地由其构成的片上系统的改进方法和结构。我们的根据本公开的方法——我们称为快速错误检测——硬件(QED-H)——有利地快速检测和修复SoC硬件部件内的异常(漏洞)——并且特别是定制的不必要的软件可编程的SoC硬件部件。进一步有利地，根据本公开的方法与现有的快速错误检测(QED)技术兼容，并且还可扩展至目标软件可编程部件。更特别地，根据本公开的方法提供了数字硬件系统的系统级验证的计算机实施的方法，生成数字硬件系统的高级描述；将若干快速错误检测(QED)转换插入高级描述；由高级本文档来自技高网...

【技术保护点】
一种用于数字硬件系统的系统级验证的计算机实施方法，包括下列步骤：生成所述数字硬件系统的高级描述；将若干快速错误检测(QED)转换插入至所述高级描述；由所述高级描述生成表示所述数字系统的操作的可执行软件程序；从包括所述QED转换的所述高级描述生成所述数字硬件系统；在处理器上执行所述可执行软件程序，其中一个或多个软件签名基于执行而生成；操作所生成的数字硬件系统，其中一个或多个硬件签名基于操作而生成；将所述软件签名与所述硬件签名进行比较；以及响应于所述比较，提供指示所述比较的输出。

【技术特征摘要】
【国外来华专利技术】2015.06.06 US 62/172,0921.一种用于数字硬件系统的系统级验证的计算机实施方法，包括下列步骤：生成所述数字硬件系统的高级描述；将若干快速错误检测(QED)转换插入至所述高级描述；由所述高级描述生成表示所述数字系统的操作的可执行软件程序；从包括所述QED转换的所述高级描述生成所述数字硬件系统；在处理器上执行所述可执行软件程序，其中一个或多个软件签名基于执行而生成；操作所生成的数字硬件系统，其中一个或多个硬件签名基于操作而生成；将所述软件签名与所述硬件签名进行比较；以及响应于所述比较，提供指示所述比较的输出。2.根据权利要求1所述的计算机实施方法，其中所述数字系统是片上系统(SoC)。3.根据权利要求2所述的计算机实施方法，其中所述软件程序的执行和所述数字硬件系统的操作在不同时间进行。4.根据权利要求1所述的方法，其中所述转换是时间冗余QED(TR-QED)转换，所述转换将电路的状态机修改为再执行每一个基础块)。5.根据权利要求4所述的方法，其中所述TR-QED转换是从包括以下的群组中选择的类型：TR-QH(1)，其中表示至在区域中的输入变量，所...

【专利技术属性】
技术研发人员：S·米特拉，K·康普贝尔，D·林，D·陈，
申请(专利权)人：小利兰·斯坦福大学理事会，伊利诺斯大学理事会，
类型：发明
国别省市：美国,US