栅极驱动单元、栅极驱动电路及其驱动方法、显示装置制造方法及图纸

本发明专利技术属于显示技术领域，具体涉及栅极驱动单元、栅极驱动电路及其驱动方法和显示装置。该栅极驱动电路的每一栅极驱动单元中：输入模块用于对上拉节点充电以将上拉节点的电压上拉为高电平；下拉控制模块用于将预下拉节点和下拉节点下拉为低电平；预下拉模块用于将下拉节点和预下拉节点在上拉节点充电前下拉为低电平；下拉模块用于将下拉节点下拉为低电平；降噪模块用于对上拉节点和输出端进行降噪；复位模块用于复位上拉节点和输出端的电压；输出模块用于输出第N级栅极驱动信号。该栅极驱动单元、电路及其方法，在上拉节点预充电之前，分别对下拉节点和预下拉节点下拉，从而将下拉节点和预下拉节点较上拉节点充电提前拉低，具有较高的信赖性。

Gate drive unit, gate drive circuit and its driving method and display device

The invention belongs to the field of display technology, in particular to a gate driving unit, a gate driving circuit, a driving method and a display device. The gate drive circuit of each grid drive unit: the input module is used to pull to pull the charging voltage node node pull-up is high; the pull-down control module is used to pre drop and drop down for low node node level; pre pull-down module is used to drop nodes and nodes in the pre drop pull node before charging down for low level; pull-down module is used to drop down for low level nodes; noise reduction module is used for noise reduction of pull-up node and output; voltage reset reset module for pull-up node and output; output module for outputting the first level N gate driving signal. The gate drive unit, the circuit and the method pull down the drop-down node and the pre pull-down node before the pre charging of the pull up node, so that the pull-down node and the pre pull-down node can be pulled down earlier than the up pull node, so it has high reliability.

【技术实现步骤摘要】
栅极驱动单元、栅极驱动电路及其驱动方法、显示装置
本专利技术属于显示
，具体涉及一种栅极驱动单元、栅极驱动电路、栅极驱动电路的驱动方法和显示装置。
技术介绍
GOA(GatedriverOnArray)技术，即在基板上集成薄膜晶体管(ThinFilmTransistor，简称TFT)组成的栅极驱动电路，由于GOA技术具有降低成本、提升模组工艺产量、利于实现窄边框等优点，因此得到越来越广泛的应用。GOA栅极驱动电路设计的关键点在于移位寄存的实现和电路的信赖性。如图1所示，现有的栅极驱动电路在实际工作中，由于TFT特性存在阈值漂移(VthShift)，导致相应信号存在一定的延迟(Delay)，进而导致不同功能模块中的薄膜晶体管在不同时序阶段出现本不应同时开启却同时开启的情况，从而影响栅极驱动电路的信赖性。可见，设计一种能有效避免薄膜晶体管误开启，具有高信赖性的栅极驱动电路成为目前亟待解决的技术问题。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中上述不足，提供一种栅极驱动单元、栅极驱动电路、栅极驱动电路的驱动方法和显示装置，至少解决同一时间不同模块中薄膜晶体管误开启的问题，本文档来自技高网...

【技术保护点】
一种栅极驱动单元，其特征在于，所述栅极驱动单元包括输入模块、下拉控制模块、预下拉模块、下拉模块、降噪模块、复位模块和输出模块，其中：所述输入模块，分别连接所述下拉模块、所述输出模块和输入信号，用于对上拉节点充电以将上拉节点的电压上拉为高电平，所述上拉节点为所述输入模块与所述下拉模块和所述输出模块之间的连接点；所述下拉控制模块，分别连接所述预下拉模块、所述下拉模块和预设电源，用于将预下拉节点和下拉节点下拉为低电平，所述预下拉节点为所述下拉控制模块与所述预下拉模块、所述下拉模块之间的连接点，所述下拉节点为所述下拉控制模块与所述下拉模块、所述降噪模块之间的连接点；所述预下拉模块，还分别连接所述下拉节...

【技术特征摘要】
1.一种栅极驱动单元，其特征在于，所述栅极驱动单元包括输入模块、下拉控制模块、预下拉模块、下拉模块、降噪模块、复位模块和输出模块，其中：所述输入模块，分别连接所述下拉模块、所述输出模块和输入信号，用于对上拉节点充电以将上拉节点的电压上拉为高电平，所述上拉节点为所述输入模块与所述下拉模块和所述输出模块之间的连接点；所述下拉控制模块，分别连接所述预下拉模块、所述下拉模块和预设电源，用于将预下拉节点和下拉节点下拉为低电平，所述预下拉节点为所述下拉控制模块与所述预下拉模块、所述下拉模块之间的连接点，所述下拉节点为所述下拉控制模块与所述下拉模块、所述降噪模块之间的连接点；所述预下拉模块，还分别连接所述下拉节点和参考电源，用于在所述预下拉节点的电压控制下，将所述下拉节点和所述预下拉节点在所述上拉节点充电前下拉为低电平；所述下拉模块，还连接参考电源，用于在所述上拉节点的电压控制下将所述下拉节点下拉为低电平；所述降噪模块，还连接所述上拉节点、输出端和参考电压，用于在所述下拉节点的电压控制下对所述上拉节点和输出端进行降噪；所述复位模块，分别连接所述上拉节点、输出端、重置信号和参考电压，用于在重置信号的控制下复位所述上拉节点和输出端的电压；所述输出模块，还与时钟信号连接，用于在时钟信号和所述上拉节点的电压控制下，通过输出端输出本级栅极驱动信号。2.根据权利要求1所述的栅极驱动单元，其特征在于，所述输入模块包括第一晶体管，所述第一晶体管的控制极和第一极与所述输入信号连接，第二极与所述上拉节点连接。3.根据权利要求1所述的栅极驱动单元，其特征在于，所述下拉控制模块包括第五晶体管和第六晶体管，其中：所述第五晶体管，其控制极与其第一极和预设电源连接，第二极与所述预下拉节点连接；所述第六晶体管，其控制极与所述预下拉节点连接，第一极与所述第五晶体管的第一极连接，第二极与所述下拉节点连接。4.根据权利要求1所述的栅极驱动单元，其特征在于，所述预下拉模块包括第十一晶体管和第十二晶体管，其中：所述第十一晶体管，其控制极与预下拉信号连接，第一极与参考电源连接，第二极与所述预下拉节点连接；所述第十二晶体管，其控制极与预下拉信号连接，第一极与参考电源连接，第二极与所述下拉节点连接。5.根据权利要求1所述的栅极驱动单元，其特征在于，所述下拉模块包括第七晶体管和第八晶体管，其中：所述第七晶体管，其控制极与所述上拉节点连接，第一极与所述参考电源连接，第二极与所述预下拉节点连接；所述第八晶体管，其控制极与所述上拉节点连接，第一极与所述参考电源连接，第二极与所述下拉节点连接。6.根据权利要求1所述的栅极驱动单元，其特征在于，所述复位模块包括第二晶体管和第四晶体管，其中：所述第二晶体管，其控制极与复位信号连接，第一极与参考电源连接，第一极与所述上拉节点连接；所述第四晶体管，其控制极与复位信号连接，第一极与参考电源连接接，第二极与输出端连接。7.根据权利要求1所述的栅极驱动单元，其特征在于，所述降噪模块包括第九晶体管和第十晶体管，其中：所述第九晶体管，其控制极与所述下拉节点连接，第一极与参考电源连接，第二极与所述上拉节点连接；所述第十晶体管，其控制极与所述下拉节点连接，第一极与所述参考电源连接，第二极与输出端连接。8.根据权利要求1所述的栅极驱动单元，其特征在于，所述输出模块包括第三晶体管和存储电容，其中：所述第三晶体管，其控制极和所述存储电容的第一端与所述上拉节点连接，第一极与时钟信号连接，第二极与所述存储电容的第二端连接，...

【专利技术属性】
技术研发人员：杜瑞芳，曹子君，马小叶，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34