清洁高深宽比通孔制造技术

描述了一种自通孔移除非晶硅/氧化硅膜堆叠的方法。该方法可涉及包含氟的远程等离子体及包含氟及远程等离子体中未激发的含氮与氢的前驱物的局部等离子体以移除氧化硅。该方法可随后涉及惰性物种的局部等离子体以潜在地移除任何薄碳层(光阻剂的残留物)并且处理非晶硅层，以为移除作准备。该方法可随后涉及利用相同基板处理区域内可能的若干选项移除经处理的非晶硅层。通孔的底部可随后具有已暴露的单晶硅，此已暴露的单晶硅有益于外延单晶硅膜生长。本文所呈现的方法可特别适用于三维NAND(例如，VNAND)装置形成。

Clean the high aspect ratio holes

Describes the amorphous silicon / silicon oxide film unless the stack method moves a through hole. The method can be applied to remotely plasmas containing fluorine and local plasmas containing precursors of nitrogen and hydrogen, which are not excited in fluorine and remote plasma, to remove silicon oxide. The method can then involve the local plasma of inert species, potentially removing any thin carbon layer (the residue of photoresist), and processing amorphous silicon layer, so as to prepare for removal. The method may subsequently involve the removal of the processed amorphous silicon layer by using a number of possible options in the same substrate processing area. The bottom of the through hole can subsequently have the exposed monocrystalline silicon. This exposed monocrystalline silicon is beneficial to the growth of the epitaxial monocrystalline silicon membrane. The method presented in this paper can be especially suitable for the formation of three dimensional NAND (for example, VNAND).

【技术实现步骤摘要】
【国外来华专利技术】清洁高深宽比通孔
本文的主题涉及在制造期间清洁高深宽比通孔。
技术介绍
可能通过多个工艺制造集成电路，这些工艺在基板表面上产生复杂地图案化的材料层。在基板上产生图案化材料需要用于移除已暴露材料的受控方法。化学蚀刻用于各种目的，包括将光阻剂中的图案转印至下层中，薄化层或薄化表面上已存在的特征的侧向尺寸。通常，期望具有一种蚀刻工艺，此蚀刻工艺相较于另一种材料更快地蚀刻一种材料，以帮助例如图案转印工艺的进行。此蚀刻工艺据称具有相较于第二材料对第一材料的选择性。作为材料、电路及工艺多样性的结果，已开发出对各种材料具有选择性的蚀刻工艺。干式蚀刻工艺通常适用于自半导体基板选择性移除材料。适用性源自利用最小实体破坏自微型结构轻微移除材料的能力。干式蚀刻工艺也允许通过移除气相试剂骤然停止蚀刻速率。一些干式蚀刻工艺涉及基板暴露于由一或更多种前驱物形成的远程等离子体副产物中以实现高蚀刻选择性。所实现的高选择性赋能新颖的工艺序列。需要方法来扩展工艺序列，这些工艺序列利用由这些新颖的远程等离子体干式蚀刻工艺获得的高蚀刻选择性。
技术实现思路
反应性离子蚀刻(reactive-ionetching；RIE)涉及通本文档来自技高网...

【技术保护点】
一种蚀刻经图案化基板的方法，所述方法包含以下步骤：在所述经图案化基板上形成经图案化的光阻剂层；将高深宽比通孔反应性离子蚀刻至所述经图案化基板中，其中反应性离子蚀刻在所述高深宽比通孔的底部处形成非晶硅层；自所述经图案化基板灰化所述光阻剂层，其中灰化在所述非晶硅层上方形成氧化硅层；自所述高深宽比通孔的所述底部选择性蚀刻所述氧化硅层；以及自所述高深宽比通孔的所述底部选择性蚀刻所述非晶硅层至已暴露的单晶硅。

【技术特征摘要】
【国外来华专利技术】2015.04.24 US 14/695,3921.一种蚀刻经图案化基板的方法，所述方法包含以下步骤：在所述经图案化基板上形成经图案化的光阻剂层；将高深宽比通孔反应性离子蚀刻至所述经图案化基板中，其中反应性离子蚀刻在所述高深宽比通孔的底部处形成非晶硅层；自所述经图案化基板灰化所述光阻剂层，其中灰化在所述非晶硅层上方形成氧化硅层；自所述高深宽比通孔的所述底部选择性蚀刻所述氧化硅层；以及自所述高深宽比通孔的所述底部选择性蚀刻所述非晶硅层至已暴露的单晶硅。2.如权利要求1所述的方法，其中在所述非晶硅层与所述氧化硅层之间形成薄碳层。3.如权利要求1所述的方法，其中在相同基板处理区域中发生选择性蚀刻所述氧化硅层及选择性蚀刻所述非晶硅层的操作。4.一种蚀刻经图案化基板的方法，所述方法包含以下步骤：在基板处理区域中放置所述经图案化基板，其中所述经图案化基板具有高深宽比通孔，所述高深宽比通孔具有大于25:1的高度相对于宽度的深宽比；使含氟前驱物流入远程等离子体区域中，同时在所述远程等离子体区域中形成远程等离子体以产生等离子体流出物；使所述等离子体流出物流动穿过第一喷淋头并流入所述第一喷淋头与第二喷淋头之间的喷淋头间区域；在所述喷淋头间区域中使所述等离子体流出物与含氮与氢的前驱物组合，其中所述含氮与氢的前驱物并未通过任何等离子体而形成前驱物组合；使所述前驱物组合穿过所述第二喷淋头流入所述基板处理区域中；在所述基板处理区域中形成局部等离子体；以及自所述高深宽比通孔的所述底部移除氧化硅的已暴露的部分。5.如权利要求4所述的方法，其中所述高深宽比通孔的宽度小于120nm。6.如权利要求4所述的方法，其中在组合所述等离子体流出物的操作期间，所述喷淋头间区域为无等离子体的。7.如权利要求4所述的方法，其中在组合所述等离子体流出物的操作期间，所述喷淋头间区域内的电子温度低于0.5eV，且在组合所述等离子体流出物的操作期间，所述远程等离子体区域中的电子温度及所述基板处理区域中的电子温度各自高于0.5eV。8.如权利要求4所述的方法，其中移除氧化硅的所述已暴露的部分的步骤还自所述高深宽比通孔的侧壁以均匀速率移除氧化硅，以使得侧壁底部附近的底部移除速率处于侧壁顶部附近的顶部移除速率的10％以内。9.如权利要求4所述的方法，其中所述远程等离子体为电容耦合的且所述局部等离子体...

【专利技术属性】
技术研发人员：刘杰，S·朴，A·王，Z·崔，N·K·英格尔，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国,US