一种抗单粒子效应的FPGA动态重构控制器制造技术

本发明专利技术公开了一种抗单粒子效应的FPGA动态重构控制器，由FSM命令状态机、核心控制模块、存储控制器和内部访问接口ICAP组成，再通过对各个组成模块之间进行协同工作，从而避免了复杂微处理器的使用，节省了大量FPGA资源，降低了对单粒子效应的敏感度；具体讲，本发明专利技术采用了三模冗余TMR设计结构的核心控制模块和对应的动态可重构方法，从而实现重构控制器的自修复设计，使得该控制器具有故障自修复能力，增强了系统的容错能力。

A FPGA dynamic reconfiguration controller against single particle effect

The invention discloses a FPGA dynamic reconfiguration controller of single event effect, ordered by FSM state machine, core control module, memory controller and internal access interface of ICAP, then through the various modules between the collaborative work, thus avoiding the use of complex micro processor, FPGA saves a lot of resources, reduce the the single particle effect sensitivity; specifically, the invention adopts the third mock exam redundant TMR structure design of the core control module and the corresponding dynamic reconfiguration method, so as to realize the design of Reconfigurable Controller, the controller has a fault self repair ability, enhance the ability of fault tolerance system.

【技术实现步骤摘要】
一种抗单粒子效应的FPGA动态重构控制器
本专利技术属于FPGA可靠性应用
，更为具体地讲，涉及一种抗单粒子效应的FPGA动态重构控制器。
技术介绍
SRAM型FPGA器件日益广泛应用于航空航天系统的电子模块设计中，一方面是由于SRAM型FPGA具有高性能处理能力，其丰富的资源满足了功能日益复杂的航天器系统需求，另一方面是由于具有高度的灵活性和反复可编程特性使得其在开发周期和成本上与其他器件相比具有显著的优势。由于空间环境充满了各种高能粒子，高能粒子撞击使用中的电子设备，能够诱发电子器件发生辐射效应，从而影响电子设备的正常工作。SRAM型FPGA结构中含有大量的SRAM存储器，使其对高能粒子撞击所造成的单粒子效应特别敏感，因此，在空间环境应用中必须针对FPGA易发生单粒子效应这一问题进行容错设计，确保使用FPGA的电子系统能够在空间环境中正常运行。FPGA动态部分重构技术是对单粒子效应所造成的配置字软错误进行修复的一个重要手段。FPGA动态部分重构技术能够在FPGA运行过程中动态的对部分重构区域进行配置操作，同时不影响其他部分的正常工作。重构控制器根据重构请求发起重构操作，根据本文档来自技高网...

【技术保护点】
一种抗单粒子效应的FPGA动态重构控制器，其特征在于，包括：一FSM命令状态机，包含所有重构模块信息，主要用于响应重构标志信号和发送重构命令；FSM命令状态机包括监测状态、重构状态和待命状态三个状态；在监测状态下，FSM命令状态机对各个重构区域的重构标志信号进行监测，当收到重构请求时，进入重构状态；在重构状态下，FSM命令状态机向核心控制模块发送重构命令，以及对应配置比特流文件在片外存储器中的地址，当重构完成后，FSM命令状态机向核心控制模块发送中断待重构区域指令，随后进入待命状态；在待命状态下，FSM命令状态机等待核心控制模块反馈的重构完成信号，再进入监测状态；一核心控制模块，采用三模冗余设...

【技术特征摘要】
1.一种抗单粒子效应的FPGA动态重构控制器，其特征在于，包括：一FSM命令状态机，包含所有重构模块信息，主要用于响应重构标志信号和发送重构命令；FSM命令状态机包括监测状态、重构状态和待命状态三个状态；在监测状态下，FSM命令状态机对各个重构区域的重构标志信号进行监测，当收到重构请求时，进入重构状态；在重构状态下，FSM命令状态机向核心控制模块发送重构命令，以及对应配置比特流文件在片外存储器中的地址，当重构完成后，FSM命令状态机向核心控制模块发送中断待重构区域指令，随后进入待命状态；在待命状态下，FSM命令状态机等待核心控制模块反馈的重构完成信号，再进入监测状态；一核心控制模块，采用三模冗余设计结构，即将核心控制模块另外复制两份，并分别置于三个可重构区域，三个模块完全相同，每个模块均包括单元交互模块、存储管理模块和ICAP控制器；三个模块的输出与多数表决器MV的输入端相连，多数表决器MV对三个模块的输出结果进行比较，选择多数输出结果给FSM命令状态机、存储控制器和ICAP单元；在每个核心核心控制模块内部，单元交互模块实现与FSM命令状态机、存储管理模块和ICAP控制器的连接；当FSM命令状态机检测到重构区域的重构请求时，发出重构命令和比特流文件地址，单元交互模块接收到FSM命令状态机发出的重构请求命令和比特流文...

【专利技术属性】
技术研发人员：毕东杰，彭礼彪，高乐，谢永乐，李西峰，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51