一种基于FPGA挂载外部存储的复位系统技术方案

一种基于FPGA挂载外部存储的复位系统，包括FPGA、外部存储、与门和外部复位控制模块；FPGA的数据接口与外部存储的数据接口连接；外部软复位控制单元连接FPGA的软复位接口和与门的第一输入端；外部硬复位控制单元连接FPGA的硬复位接口和与门的第二输入端；外部存储的复位接口连接与门的输出端和FPGA的GPIO；与门用于隔离复位信号和外部存储，还用于保证软复位和硬复位的复位信号都可以对外部存储进行复位操作；GPIO用于FPGA内部触发硬复位或软件触发FPGA硬复位时，给外部存储提供复位信号。本发明专利技术实现无论FPGA在任何复位操作后，都可以与外部存储之间保持正常通信状态，增强了系统的稳定性。

A reset system based on FPGA mounted external storage

A system reset FPGA mount based on external storage, including FPGA, external storage, and and the external reset control module; data interface and data interface external storage FPGA connection; the first input end of the external soft reset control unit is connected with the FPGA interface and the soft reset gate; second input external hard reset control unit connected to the FPGA the hard reset and reset interface and interface; external storage connection and output of FPGA and GPIO; and for isolating the reset signal and the external memory, is also used to ensure a soft reset and hard reset reset signal to the external storage reset operation; GPIO FPGA for triggering a hard reset or software trigger FPGA hard reset, reset signal to provide external storage. The invention can maintain the normal communication state between the external storage and the external storage and enhance the stability of the system, no matter after any reset operation of the FPGA.

【技术实现步骤摘要】
一种基于FPGA挂载外部存储的复位系统
本专利技术属于FPGA存储领域，具体涉及一种基于FPGA挂载外部存储的复位系统。
技术介绍
随着FPGA性能的增强和资源数量的增多，FPGA需要越来越大的存储空间存储数据信息，由于FPGA体积的限制和片上ROM容量的限制，迫使FPGA要通过外部挂载ROM的方式来扩充存储空间。为增强系统的稳定性，在系统出现问题时，系统会通过复位的方式来重新启动，由于FPGA与外部存储的寻址模式不同，需要在复位FPGA的同时复位外部存储，以保证FPGA与外部存储在复位后可以正常通信。如图1所示，目前现有解决方案是将FPGA软复位输出管脚连接至外部存储的复位输入管脚，以实现在复位FPGA的同时，也实现外部存储复位。如果FPGA内部触发了一个硬复位，由于FPGA硬复位管脚只能做输入，不能做输出，即在FPGA硬复位时，外部存储没有进行复位动作，这样将可能会导致FPGA复位后无法与外部存储正常通信，甚至可能导致外部存储中的文件系统损坏，导致整个系统无法正常工作。此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种基于FPGA挂载外部存储的复位系统，是非常有必要的。
技术实现思路
本专利技术的目的在于，针对上述FPGA复位后与外部挂载存储无法正常通信的缺陷，提供一种基于FPGA挂载外部存储的复位系统，以解决上述技术问题。为实现上述目的，本专利技术给出以下技术方案：一种基于FPGA挂载外部存储的复位系统，包括FPGA、外部存储、与门和外部复位控制模块；FPGA包括FPGA的数据接口、软复位接口、硬复位接口以及GPIO；外部存储包括外部存储的数据接口和复位接口；外部复位控制模块包括外部软复位控制单元和外部硬复位控制单元；与门包括第一输入端、第二输入端和输出端；FPGA的数据接口与外部存储的数据接口连接；外部软复位控制单元连接FPGA的软复位接口和与门的第一输入端；外部硬复位控制单元连接FPGA的硬复位接口和与门的第二输入端；外部存储的复位接口连接与门的输出端和FPGA的GPIO；与门用于隔离复位信号和外部存储，还用于保证软复位和硬复位的复位信号都可以对外部存储进行复位操作；GPIO用于FPGA内部触发硬复位或软件触发FPGA硬复位时，给外部存储提供复位信号。进一步地，FPGA的数据接口采用QSPI接口，外部存储的数据接口采用QSPI接口。进一步地，外部存储采用QSPI接口的Flash。QSPI接口的Flash可以实现数据读写速率高速和稳定性高。进一步地，FPGA采用Altera的CycloneV型号的FPGA。AlteraCycloneV型号的FPGA内部集成了一个ARM内核，QSPI接口由ARM核进行控制，通过QSPI接口挂载QSPIFlash来扩展FPGA存储空间，以保证FPGA的高速和大容量数据吞吐量。进一步地，软件通过控制寄存器触发FPGA硬复位。进一步地，当外部触发硬复位时，外部硬复位控制单元发送硬复位信号给FPGA,同时发送复位信号经过与门后给外部存储；当外部触发软复位时，外部软复位控制单元发送软复位信号给FPGA,同时发送复位信号经过与门后给外部存储；当FPGA内部触发硬复位或软件触发FPGA硬复位时，GPIO发送复位信号给外部存储。本专利技术的有益效果在于：本专利技术实现无论FPGA在任何复位操作后，都可以与外部存储之间保持正常通信状态，增强了系统的稳定性。此外，本专利技术设计原理可靠，结构简单，具有非常广泛的应用前景。由此可见，本专利技术与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。附图说明图1为现有技术的FPGA挂载外部存储的复位系统示意图；图2为本专利技术的基于FPGA挂载外部存储的复位系统连接示意图；其中，1-FPGA；1.1-FPGA的数据接口；1.2-软复位接口；1.3-硬复位接口；1.4-FPGA的GPIO；2-外部存储；2.1-外部存储的数据接口；2.2-复位接口；3-外部复位控制模块；3.1-外部软复位控制单元；3.2-外部硬复位控制单元；4-与门；4.1-第一输入端；4.2-第二输入端；4.3-输出端。具体实施方式：为使得本专利技术的目的、特征、优点能够更加的明显和易懂，下面将结合本专利技术具体实施例中的附图，对本专利技术中的技术方案进行清楚、完整地描述。如图2所示，本专利技术提供一种基于FPGA挂载外部存储的复位系统，包括FPGA1、外部存储2、与门4和外部复位控制模块3；FPGA采用Altera的CycloneV型号的FPGA；FPGA1包括FPGA的数据接口1.1、软复位接口1.2、硬复位接口1.3以及GPIO1.4；FPGA的数据接口1.1采用QSPI接口；外部存储2包括外部存储的数据接口2.1和复位接口2.2；外部存储的数据接口2.1采用QSPI接口；外部存储2采用QSPI接口的Flash；外部复位控制模块3包括外部软复位控制单元3.1和外部硬复位控制单元3.2；与门4包括第一输入端4.1、第二输入端4.2和输出端4.3；FPGA的数据接口1.1与外部存储的数据接口2.1连接；外部软复位控制单元3.1连接FPGA1的软复位接口1.2和与门4的第一输入端4.1；外部硬复位控制单元3.2连接FPGA1的硬复位接口1.3和与门4的第二输入端4.3；外部存储2的复位接口2.2连接与门4的输出端4.3和FPGA1的GPIO1.4；与门4用于隔离复位信号和外部存储2，还用于保证软复位和硬复位的复位信号都可以对外部存储2进行复位操作；GPIO1.4用于FPGA1内部触发硬复位或软件触发FPGA1硬复位时，给外部存储2提供复位信号；软件通过控制寄存器触发FPGA硬复位；当外部触发硬复位时，外部硬复位控制单元发送硬复位信号给FPGA,同时发送复位信号经过与门后给外部存储；当外部触发软复位时，外部软复位控制单元发送软复位信号给FPGA,同时发送复位信号经过与门后给外部存储；当FPGA内部触发硬复位或软件触发FPGA硬复位时，GPIO发送复位信号给外部存储。FPGA与QSPI接口的Flash支持的地址寻址模式不同，在FPGA进行复位操作后，FPGA寻址模式为3-bit模式，此时，QSPI接口的Flash也同时进行复位操作后，读取存储在Preloader和Uboot中的寻址模式配置文件实现4-bit模式到3-bit模式的转换，从而实现FPGA与QSPI接口的Flash之间寻址模式匹配，进行正常的通信。FPGA，Field－ProgrammableGateArray，现场可编程门阵列。QSPI，QuadSerialPeripheralInterface，四线串行外设接口。Flash，闪存，是属于内存器件的一种，"Flash"。闪存是一种非易失性（Non-Volatile）内存，在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘。GPIO，GeneralPurposeInputOutput,通用输入/输出口。本专利技术的实施例是说明性的，而非限定性的，上述实施例只是帮助理解本专利技术，因此本专利技术不限于具体实施方式中所述的实施例，凡是由本领域技术人员根据本专利技术的技术方案得出的其他的具体实施方式，同样属于本专利技术保护的范围。本文档来自技高网...

【技术保护点】
一种基于FPGA挂载外部存储的复位系统，其特征在于，包括FPGA（1）、外部存储（2）、与门（4）和外部复位控制模块（3）；FPGA（1）包括FPGA的数据接口（1.1）、软复位接口（1.2）、硬复位接口（1.3）以及GPIO（1.4）；外部存储（2）包括外部存储的数据接口（2.1）和复位接口（2.2）；外部复位控制模块（3）包括外部软复位控制单元（3.1）和外部硬复位控制单元（3.2）；与门（4）包括第一输入端（4.1）、第二输入端（4.2）和输出端（4.3）；FPGA的数据接口（1.1）与外部存储的数据接口（2.1）连接；外部软复位控制单元（3.1）连接FPGA（1）的软复位接口（1.2）和与门（4）的第一输入端（4.1）；外部硬复位控制单元（3.2）连接FPGA（1）的硬复位接口（1.3）和与门（4）的第二输入端（4.3）；外部存储（2）的复位接口（2.2）连接与门（4）的输出端（4.3）和FPGA（1）的GPIO（1.4）；与门（4）用于隔离复位信号和外部存储（2），还用于保证软复位和硬复位的复位信号都可以对外部存储（2）进行复位操作；GPIO（1.4）用于FPGA（1）内部触发硬复位或软件触发FPGA（1）硬复位时，给外部存储（2）提供复位信号。...

【技术特征摘要】
1.一种基于FPGA挂载外部存储的复位系统，其特征在于，包括FPGA（1）、外部存储（2）、与门（4）和外部复位控制模块（3）；FPGA（1）包括FPGA的数据接口（1.1）、软复位接口（1.2）、硬复位接口（1.3）以及GPIO（1.4）；外部存储（2）包括外部存储的数据接口（2.1）和复位接口（2.2）；外部复位控制模块（3）包括外部软复位控制单元（3.1）和外部硬复位控制单元（3.2）；与门（4）包括第一输入端（4.1）、第二输入端（4.2）和输出端（4.3）；FPGA的数据接口（1.1）与外部存储的数据接口（2.1）连接；外部软复位控制单元（3.1）连接FPGA（1）的软复位接口（1.2）和与门（4）的第一输入端（4.1）；外部硬复位控制单元（3.2）连接FPGA（1）的硬复位接口（1.3）和与门（4）的第二输入端（4.3）；外部存储（2）的复位接口（2.2）连接与门（4）的输出端（4.3）和FPGA（1）的GPIO（1.4）；与门（4）用于隔离复位信号和外部存储（2），还用于保证软复位和硬复位的复位信号都可以对外部存储（2）进行复位操作；GPIO（1.4）...

【专利技术属性】
技术研发人员：黄冰冰，张燕群，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41