一种基于片外缓存的流水统计方法和统计芯片技术

技术编号:17406740 阅读:25 留言:0更新日期:2018-03-07 04:41
本发明专利技术涉及一种基于片外缓存的流水统计方法和统计芯片,统计芯片连接缓存芯片,统计芯片根据统计地址读取缓存,将读取的统计地址以及累加值存入内部RAM矩阵中,每个时钟周期,对RAM矩阵中的一个RAM单元做累加统计,从而对每个RAM单元进行累加统计,对地址一致的累加值做累加;读取的数据到来时,将RAM的累加值与读取的数据做累加,将统计结果再写回统计芯片。本发明专利技术通过内部随机存取存储器存储需要统计的地址以及统计累加值,弥补因通过外部缓存芯片读取数据的延迟。

A flow statistics method and statistical chip based on out of chip cache

The invention relates to a chip based on cache flow statistics method and statistical chip, chip connection cache chip, chip address read cache according to the statistics, the statistics and the cumulative value stored in the read address within the RAM matrix, each clock cycle, do statistic sum of a RAM unit in the RAM matrix, and the cumulative statistics for each RAM unit, the accumulator address consistent value accumulated; read data arrives, the RAM accumulated value of cumulative and do the data read and write the statistical results of statistical chip. The invention stores the statistical address and the accumulative value through the internal random access memory, and makes up for the delay of reading data through the external cache chip.

【技术实现步骤摘要】
一种基于片外缓存的流水统计方法和统计芯片
本专利技术涉及一种基于片外缓存的流水统计方法和统计芯片。
技术介绍
在图像处理以及网络数据处理中经常要对数据进行统计,随着图像分别率的不断提高以及网络速率的不断提高、网络数据种类的不断增加,需要统计的数据量越来越大,统计的速率要求也越来越高。对于统计芯片来说,统计芯片内部随机存取存储器(Random-AccessMemory,RAM)资源比较有限,通过RAM进行数据统计存在RAM存储量的限制。因此,通常需要通过外接缓存芯片实现缓存空间的扩充,如图1所示,通过统计芯片外接一个缓冲芯片,缓冲芯片作为外部存储器使用。然而,外部存储器的数据写入以及读取的延迟比较大,不利于统计芯片实现高速数据统计。
技术实现思路
本专利技术的目的是提供一种基于片外缓存的流水统计方法,用于解决的采用片外缓存延迟大的问题。为实现上述目的,本专利技术的方案包括:一种基于片外缓存的流水统计方法,步骤如下:根据统计地址读取缓存,将读取的统计地址以及累加值存入内部RAM矩阵中,RAM矩阵由至少两个RAM单元构成;每个时钟周期,对RAM矩阵中的一个RAM单元做累加统计,从而对每个RAM单元进行累加统计,对地址一致的累加值做累加;读取的数据到来时,将RAM的累加值与读取的数据做累加,将统计结果再写回统计芯片。进一步的,所述RAM矩阵包含n个深度为n的RAM单元,其中n对应统计芯片读取数据延迟;每个RAM单元包括有效标志、统计地址和累加值。进一步的,每个RAM单元对应一个从0~n-1的循环统计寄存器作为每个RAM的地址寄存器。进一步的,每个时钟周期写入一次统计地址以及累加值,在不需要统计的时钟周期有效标志置为0,否则置为1。进一步的,每个时钟周期向对应RAM单元对应的地址寄存器写入有效标志以及统计地址,n个RAM分别根据对应的统计地址做累加值统计,将累加结果存放在累加值寄存器中。本专利技术还提供了一种统计芯片,用于连接缓存芯片;所述统计芯片设有RAM矩阵,RAM矩阵由至少两个RAM单元构成;所述统计芯片用于:根据统计地址读取缓存,将读取的统计地址以及累加值存入内部RAM矩阵中,每个时钟周期,对RAM矩阵中的一个RAM单元做累加统计,从而对每个RAM单元进行累加统计,对地址一致的累加值做累加;读取的数据到来时,将RAM的累加值与读取的数据做累加,将统计结果再写回统计芯片。进一步的,所述RAM矩阵包含n个深度为n的RAM单元,其中n对应统计芯片读取数据延迟;每个RAM单元包括有效标志、统计地址和累加值。进一步的,每个RAM单元对应一个从0~n-1的循环统计寄存器作为每个RAM的地址寄存器。进一步的,每个时钟周期写入一次统计地址以及累加值,在不需要统计的时钟周期有效标志置为0,否则置为1。进一步的,每个时钟周期向对应RAM单元对应的地址寄存器写入有效标志以及统计地址,n个RAM分别根据对应的统计地址做累加值统计,将累加结果存放在累加值寄存器中。本专利技术首先读取统计地址以及累加值存入内部RAM矩阵中,而RAM矩阵中的RAM单元个数是与读取片外存储器延迟相关的,每个时钟周期,对RAM矩阵进行累加统计;然后在读取的数据到来时,将RAM的累加值与读取的数据做累加,即可得到统计结果,从而有效利用了读取数据的延迟,实现了统计芯片的高速数据统计。附图说明图1是统计芯片与缓存芯片连接示意图;图2是统计芯片内部结构示意图;图3是RAM矩阵结构示意图;图4是RAM单元结构示意图。具体实施方式下面结合附图对本专利技术做进一步详细的说明。如图1所示,统计芯片连接缓存芯片,缓存芯片作为外部存储器,可以采用各种类型接口的缓存芯片。统计芯片的内部结构如图3、图4所示,RAM矩阵包含n个深度为n的RAM单元,如图3中从RAM1到RAMn,其中n对应统计芯片读取数据延迟。每个RAM单元使用一个从0~n-1的循环统计寄存器作为每个RAM的地址寄存器,如图3中地址寄存器1到地址寄存器n;每个RAM单元还使用一个累加值寄存器,如图3中累加值寄存器1到累加值寄存器n。RAM单元结构如图4所示,包括有效标志、统计地址和累加值。具体的,如图2所示,流水统计方法步骤如下:统计芯片根据统计地址读取缓存内容,首先将统计地址以及累加值存入内部RAM矩阵中。其中,对矩阵中每个RAM单元做累加统计,对地址一致的累加值做累加,每个时钟周期处理一个RAM数据。每个时钟周期写入一次统计地址以及累加值,在不需要统计的时钟周期将有效标志置为0,否则置为1;每个时钟周期往每个RAM单元对应的地址寄存器写入有效标志置以及统计地址,即第i个时钟周期(0≤i≤n-1)更新第i个RAM单元对应的地址寄存器;n个RAM分别根据对应的统计地址做累加值统计,将累加结果存放在累加值寄存器中;第i个RAM从循环统计寄存器为i+1时开始每个周期读取一次RAM数据,对于有效且统计地址匹配的累加值进行累加,n个时钟周期后将累加值放在累加值寄存器中;累加值寄存器中的累加值为最终这个时刻统计的累加值。然后,等待从统计芯片读取的数据到来,将RAM的累加值与读取的数据做累加,将结果再写回统计芯片。可见,本专利技术通过内部随机存取存储器存储需要统计的地址以及统计累加值,弥补因通过外部缓存芯片读取数据的延迟。采用流水操作,每一个时钟周期都可以统计一次数据。本专利技术所涉及统计芯片和系统可以应用于图像处理以及网络数据处理等领域的统计,实现高效、大容量统计。本文档来自技高网...
一种基于片外缓存的流水统计方法和统计芯片

【技术保护点】
一种基于片外缓存的流水统计方法,其特征在于,步骤如下:根据统计地址读取缓存,将读取的统计地址以及累加值存入内部RAM矩阵中,RAM矩阵由至少两个RAM单元构成;每个时钟周期,对RAM矩阵中的一个RAM单元做累加统计,从而对每个RAM单元进行累加统计,对地址一致的累加值做累加;读取的数据到来时,将RAM的累加值与读取的数据做累加,将统计结果再写回统计芯片。

【技术特征摘要】
1.一种基于片外缓存的流水统计方法,其特征在于,步骤如下:根据统计地址读取缓存,将读取的统计地址以及累加值存入内部RAM矩阵中,RAM矩阵由至少两个RAM单元构成;每个时钟周期,对RAM矩阵中的一个RAM单元做累加统计,从而对每个RAM单元进行累加统计,对地址一致的累加值做累加;读取的数据到来时,将RAM的累加值与读取的数据做累加,将统计结果再写回统计芯片。2.根据权利要求1所示的一种基于片外缓存的流水统计方法,其特征在于,所述RAM矩阵包含n个深度为n的RAM单元,其中n对应统计芯片读取数据延迟;每个RAM单元包括有效标志、统计地址和累加值。3.根据权利要求2所示的一种基于片外缓存的流水统计方法,其特征在于,每个RAM单元对应一个从0~n-1的循环统计寄存器作为每个RAM的地址寄存器。4.根据权利要求3所示的一种基于片外缓存的流水统计方法,其特征在于,每个时钟周期写入一次统计地址以及累加值,在不需要统计的时钟周期有效标志置为0,否则置为1。5.根据权利要求4所示的一种基于片外缓存的流水统计方法,其特征在于,每个时钟周期向对应RAM单元对应的地址寄存器写入有效标志以及统计地址,n个RAM分别根据对应的统计地址做累加值统计,将累加结果存放...

【专利技术属性】
技术研发人员:陈水忠陈腾孟晶刘长辉
申请(专利权)人:中国航空工业集团公司洛阳电光设备研究所
类型:发明
国别省市:河南,41

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1