一种多路径高压摆率环路运放电路及其实现方法技术

本发明专利技术公开一种多路径高压摆率环路运放电路的实现方法，包括三极级联反向器；添加一辅助路径，在环路运放抽取的过程中，辅助路径工作，增加压摆率；在小信号建立过程中，辅助路径停止工作，避免产生大的过冲。本发明专利技术还公开一种多路径高压摆率环路运放电路，包括三级级联反向器；还包括一个带偏置的反向器，所述带偏置的反向器与三级级联反向器连接。此种技术方案通过添加辅助路径，提高环路运放的压摆率，同时不影响环路运放的稳定性。

A multipath high voltage swing rate loop amplifier circuit and its implementation

The invention discloses a realization method of multi path high slew rate loop circuit, including a cascaded inverter; adding an auxiliary path, in the process of extraction in the loop amplifier, auxiliary path, increasing the slew rate; in the process of establishing small signal, auxiliary path to stop working, to avoid large overshoot. The invention also discloses a multipath high voltage swing loop operational amplifier circuit, which comprises a three stage cascade reverser, and a biased reverser, which is connected with the three stage cascade reverser. By adding auxiliary path, this technical scheme improves the pressure swing rate of the loop op amp, and does not affect the stability of the loop op amp.

【技术实现步骤摘要】
一种多路径高压摆率环路运放电路及其实现方法
本专利技术属于高精度运放设计
，特别涉及一种环路运放提高压摆率的电路结构及其实现方法。
技术介绍
随着集成电路工艺尺寸的逐渐缩减，MOS管的本征增益下降，同时，电源电压降低，使得高增益运放的设计越来越困难；此外，传统运放大多具有相当高的功耗，这也限制了其应用范围。环路运放由BenjaminHershberg在2012年首次提出，应用在pipeline模数转换器中，在0.18nm工艺下获得采样率20MHz,SNDR76.8dB,功耗5.1mw的优异性能指标。环路运放的功耗低，结构简单，易于尺寸缩减。环路运放的稳定性与其最后一级反相器的过充电流有关，过充电流越小，运放越容易稳定，作为代价，抽取阶段的电流会减小，从而降低了运放的建立速度。为了实现环路运放的稳定，需要减小过冲电压，一般通过减小过冲电流实现，与此同时，抽取电流也会减小，从而减小了压摆率，影响了电路的建立速度。
技术实现思路
本专利技术的目的，在于提供一种多路径高压摆率环路运放电路及其实现方法，通过添加辅助路径，提高环路运放的压摆率，同时不影响环路运放的稳定性。为了达成上述目的，本专利技术的解决方案是：一种多路径高压摆率环路运放电路的实现方法，包括三极级联反向器；添加一辅助路径，在环路运放抽取的过程中，辅助路径工作，增加压摆率；在小信号建立过程中，辅助路径停止工作，避免产生大的过冲。一种多路径高压摆率环路运放电路，包括三级级联反向器；还包括一个带偏置的反向器，所述带偏置的反向器与三级级联反向器连接。上述三级级联反向器包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和电阻，其中，第一NMOS管的栅极与第一PMOS管的栅极连接，并共同作为运放电路的输入端，第一NMOS管的漏极与第一PMOS管的漏极连接，第一NMOS管的源极连接VSS，第一PMOS管的源极连接VDD；第二NMOS管的栅极和第二PMOS管的栅极连接，并共同连接第一NMOS管的漏极，第二NMOS管的漏极和第二PMOS管的漏极之间连接电阻，第二NMOS管的源极连接VSS，第二PMOS管的源极连接VDD；第三NMOS管的栅极连接第二NMOS管的漏极，第三PMOS管的栅极连接第二PMOS管的漏极，第三NMOS管的源极连接VSS，第三PMOS管的源极连接VDD，第三NMOS管的漏极与第三PMOS管的漏极连接，并共同作为运放电路的输出端。上述带偏置的反向器包括第五PMOS管、第五NMOS管、第六PMOS管、第六NMOS管、第一电容和第二电容，其中，第五PMOS管的栅极与第六PMOS管的漏极连接，并共同连接第一电容的一端，第一电容的另一端连接第二PMOS管的漏极，第五PMOS管的源极与第六PMOS管的源极均连接VDD，第五PMOS管的漏极连接运放电路的输出端，第六PMOS管的栅极连接第一复位时钟信号；第五NMOS管的栅极与第六NMOS管的漏极连接，并共同连接第二电容的一端，第二电容的另一端连接第二NMOS管的漏极，第五NMOS管的源极与第六NMOS管的源极均连接VSS，第五NMOS管的漏极连接运放电路的输出端，第六NMOS管NM6的栅极连接第二复位时钟信号，其中，第一、第二复位时钟信号为相反信号。上述运放电路闭环工作时，第一NMOS管的栅极与第一PMOS管的栅极连接第三电容Cin的一端，第三电容的另一端作为运放电路的输入端；第一NMOS管的栅极与第一PMOS管的栅极还连接第四电容Cf的一端，第四电容的另一端连接运放电路的输出端，运放电路的输出端还经第五电容CL连接VSS。采用上述方案后，本专利技术通过多路径的设置，既确保了环路运放的速度，同时保证了环路运放的稳定性，为环路运放的设计提供了更高的自由度。附图说明图1是本专利技术多路径高压摆率环路运放电路的示意图；图2是本专利技术多路径高压摆率环路运放电路的闭环工作电路示意图；图3是单路径环路运放电路的闭环工作电路示意图；图4是多路径环路运放和单路径环路运放的建立曲线对比图。具体实施方式以下将结合附图，对本专利技术的技术方案及有益效果进行详细说明。如图1和图3所示，本专利技术提供一种多路径高压摆率环路运放电路的实现方法，用于在单路径环路运放电路的主路径基础上，添加一辅助路径，在环路运放抽取的过程中，辅助路径工作，增加压摆率；在小信号建立过程中，辅助路径停止工作，避免产生大的过冲。通过多路径的设置，既确保了环路运放的速度，同时保证了环路运放的稳定性。本专利技术还提供一种多路径高压摆率环路运放电路，参照图1，所述电路包括三级级联反向器(主路径)和一个带偏置的反向器(辅助路径)，下面分别介绍。所述三级级联反向器包括第一NMOS管NM1、第二NMOS管NM2、高阈值第三NMOS管NM3、第一PMOS管PM1、第二PMOS管PM2、高阈值第三PMOS管PM3和电阻R1，其中，第一NMOS管NM1的栅极与第一PMOS管PM1的栅极连接，并共同作为运放电路的输入端，连接运放输入IN，第一NMOS管NM1的漏极与第一PMOS管PM1的漏极连接，第一NMOS管NM1的源极连接VSS，第一PMOS管PM1的源极连接VDD；第二NMOS管NM2的栅极和第二PMOS管PM2的栅极连接，并共同连接到第一NMOS管NM1的漏极与第一PMOS管PM1的漏极，第二NMOS管NM2的漏极和第二PMOS管PM2的漏极之间连接电阻R1，第二NMOS管NM2的源极连接VSS，第二PMOS管PM2的源极连接VDD；第三NMOS管NM3的栅极连接第二NMOS管NM2的漏极，第三PMOS管PM3的栅极连接第二PMOS管PM2的漏极，第三NMOS管NM3的源极连接VSS，第三PMOS管PM3的源极连接VDD，第三NMOS管NM3的漏极与第三PMOS管PM3的漏极连接，并共同作为运放电路的输出端，输出信号OUT。所述带偏置的反向器包括第五PMOS管PM5、第五NMOS管NM5、第六PMOS管PM6、第六NMOS管NM6、第一电容C1和第二电容C2，其中，第五PMOS管PM5的栅极与第六PMOS管PM6的漏极连接，并共同连接第一电容C1的一端，第一电容C1的另一端连接第二PMOS管PM2的漏极，第五PMOS管PM5的源极与第六PMOS管PM6的源极均连接VDD，第五PMOS管PM5的漏极连接运放电路的输出端，第六PMOS管PM6的栅极连接复位时钟信号Rst_n；第五NMOS管NM5的栅极与第六NMOS管NM6的漏极连接，并共同连接第二电容C2的一端，第二电容C2的另一端连接第二NMOS管NM2的漏极，第五NMOS管NM5的源极与第六NMOS管NM6的源极均连接VSS，第五NMOS管NM5的漏极连接运放电路的输出端，第六NMOS管NM6的栅极连接复位时钟信号Rst，其中，时钟信号Rst与时钟信号Rst_n为相反信号。配合图2所示，VDD为电源电压，Vss为地电位，Vp1、Vp2、Vn1、Vn2为图2中标注节点电压，Vthp为PMOS管阈值电压，Vthn为NMOS管阈值电压。当本防范提供的运放电路闭环工作时，当时钟信号Rst为高时，电路复位，VDD-Vp1<Vtp，Vn1<Vtn，Vp2＝VDD，Vn2＝VSS本文档来自技高网...

【技术保护点】
一种多路径高压摆率环路运放电路的实现方法，包括三极级联反向器；其特征在于：添加一辅助路径，在环路运放抽取的过程中，辅助路径工作，增加压摆率；在小信号建立过程中，辅助路径停止工作，避免产生大的过冲。

【技术特征摘要】
1.一种多路径高压摆率环路运放电路的实现方法，包括三极级联反向器；其特征在于：添加一辅助路径，在环路运放抽取的过程中，辅助路径工作，增加压摆率；在小信号建立过程中，辅助路径停止工作，避免产生大的过冲。2.一种多路径高压摆率环路运放电路，包括三级级联反向器；其特征在于：还包括一个带偏置的反向器，所述带偏置的反向器与三级级联反向器连接。3.如权利要求2所述的一种多路径高压摆率环路运放电路，其特征在于：所述三级级联反向器包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和电阻，其中，第一NMOS管的栅极与第一PMOS管的栅极连接，并共同作为运放电路的输入端，第一NMOS管的漏极与第一PMOS管的漏极连接，第一NMOS管的源极连接VSS，第一PMOS管的源极连接VDD；第二NMOS管的栅极和第二PMOS管的栅极连接，并共同连接第一NMOS管的漏极，第二NMOS管的漏极和第二PMOS管的漏极之间连接电阻，第二NMOS管的源极连接VSS，第二PMOS管的源极连接VDD；第三NMOS管的栅极连接第二NMOS管的漏极，第三PMOS管的栅极连接第二PMOS管的漏极，第三NMOS管的源极连接VSS，第三PMOS管的源极连接VDD，第三NMOS管的漏极与第三PMOS...

【专利技术属性】
技术研发人员：吴建辉，王鹏，孙杰，李红，包天罡，王甫锋，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32