一种高压芯片钝化层的制造方法技术

本发明专利技术涉及一种高压芯片钝化层的制造方法，包括：制造高压芯片正面；背面减薄加工；制造高压芯片钝化层；制造除背面减薄工艺的高压芯片背面。本发明专利技术提供的技术方案在高压芯片制造过程中，将钝化层工艺进行优化，减少芯片的应力，增强钝化层与芯片的粘合，提高钝化层在后续工艺及应用中的可靠性，提高高压芯片的可靠性。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的制造方法，具体涉及一种高压芯片钝化层的制造方法。
技术介绍
裸露的芯片易受外界环境的影响，导致芯片电学性能漂移，失效或可靠性降低。为隔绝外界环境的影响，通常在芯片加工或后续的封装工艺中，在芯片表面形成钝化层，对芯片形成保护，提高芯片的可靠性。本专利技术主要讨论芯片加工中，芯片表面形成的钝化层。钝化层材料包括二氧化硅，半绝缘多晶硅，氮化硅，聚酰亚胺，光敏亚胺，氧化铝等。高压芯片(≥600V)工作在高温高电压下，对外界环境的影响更加敏感，对钝化层提出更高的要求：1.绝缘性能好，临界击穿场强高；2.内部电荷少；3.抗外部离子沾污能力强；4.不易水解，不吸潮，不易于周围环境物质发生化学反应；5.机械性能好，柔韧性好；6.容易制造，最好低温形成；7.与硅表面接触界面缺陷少；8.钝化层粘附性好等。高压芯片可以为VDMOS,Bipolar，PIN，IGBT，GTO等器件。现阶段高压芯片在后续封装中，容易发生钝化层脱落；在长期使用过，容易发生因钝化层性能退化而导致击穿电压降低，漏电增大。图1为一种目前高压芯片钝化层制造方法的参考实施方案，该方案在IGBT芯片正面制造完成后进行钝化加工，后续完成背面加工，其实施方式如下：(一)正面加工：根据器件类型完成高压芯片正面除钝化层外的工艺。高压芯片可以为VDMOS,Bipolar，PIN，IGBT，GTO等器件。(二)钝化层加工：在高压芯片正面完成钝化层加工，钝化层可以为二氧化硅，半绝缘多晶硅，氮化硅，聚酰亚胺，光敏亚胺，氧化铝等。(三)背面加工：完成背面减薄等背面工艺，包括：背面减薄、背面注入/退火、背面金属等步骤。高压芯片一般为纵向器件，为减少导通电阻及热阻，芯片厚度越薄越好。该方案高压芯片钝化层在正面加工后，背面加工前进行加工。背面减薄加工易造成高压芯片翘曲度增大，芯片应力在减薄前后发生较大变化，造成钝化层材料粘附性变差，易影响高压芯片性能及可靠性。如何提高钝化层抗外界影响，提高高压芯片的电学稳定性及高压芯片的可靠性成为目前制造业的一项难题。
技术实现思路
为解决上述现有技术中的不足，本专利技术的目的是提供一种高压芯片钝化层的制造方法，该方法对高压芯片钝化层制造技术进行优化，提高了高压芯片的可靠性，适用于不同类型高压芯片制造。本专利技术的目的是采用下述技术方案实现的：实施方案一：本专利技术提供一种高压芯片钝化层的制造方法，其改进之处在于，包括下述步骤：A、制造高压芯片正面；B、背面减薄加工；C、制造高压芯片钝化层；D、制造除背面减薄工艺的高压芯片背面。所述步骤A中，所述高压芯片包括垂直双扩散金属-氧化物半导体场效应晶体管VDMOS，双极结型晶体管Bipolar，二极管PIN，IGBT和门极可关断晶闸管GTO器件；根据器件类型完成高压芯片正面加工，包括下述5层光刻：分压环光刻、有源区光刻、多晶层光刻、接触孔层光刻和正面金属光刻。所述步骤B中，对进行完步骤A的N型单晶硅片衬底进行背面研磨减薄；所述背面研磨减薄用砂轮研磨。所述步骤C中，在高压芯片正面完成钝化层加工，所述钝化层沉积在高压芯片的金属层上。所述钝化层材料为二氧化硅、半绝缘多晶硅、氮化硅、聚酰亚胺、光敏亚胺或氧化铝；钝化层裸露区域用于后续封装打线区，在保证打线的情况下设计钝化层裸露区域(以1200V/75A芯片为例，打线至少为4个3.5×3.0mm2长方区域)。制造高压芯片钝化层包括下述步骤：钝化层沉积、钝化层光刻、钝化层腐蚀和钝化层退火或固化。所述钝化层固化为低温工艺(以聚酰亚胺钝化为例，钝化层固化温度＜500℃)，以消除钝化层腐蚀对高压芯片的潜在损伤，增强钝化层和高压芯片的粘合程度。所述步骤D中，所述背面工艺包括：背面注入/退火以及背面金属；对进行完步骤A-C的N型单晶硅片衬底进行湿法刻蚀洗净，在硅片背面采用离子注入方式进行P+集电区域的杂质生成，接着进行退火工艺，离子的激活与推结，推结到0.5至1μm的结深；制造背面金属电极：采用物理淀积或蒸发形成背面金属电极，完成平面栅IGBT背面电特性连接。实施方案二：一种高压芯片钝化层的制造方法，其改进之处在于，包括下述步骤：A、制造高压芯片正面；B、制造高压芯片背面：完成背面减薄的背面工艺；C、制造高压芯片钝化层。所述步骤B中，背面工艺包括：①制造背面P+集电区：对进行完步骤A的N型单晶硅片衬底进行背面研磨减薄，再进行湿法刻蚀洗净，在硅片背面采用离子注入方式进行P+集电区域的杂质生成，接着进行退火工艺，离子的激活与推结，推结到0.5至1μm的结深；②制造背面金属电极：采用物理淀积或蒸发形成背面金属电极，完成平面栅IGBT背面电特性连接。本专利技术提供的技术方案具有的优异效果是：(一)高压芯片钝化层工艺优化，加工位置灵活，穿插在背面加工中或背面加工之后。(二)在高压芯片制造过程中，将钝化层工艺进行优化，减少芯片的应力，增强钝化层与芯片的粘合，消除背面工艺应力变化对钝化层的影响，提高钝化层在后续工艺及应用中的可靠性，提高高压芯片的可靠性。(三)钝化层工艺优化方案易实现，可行性强。(四)适用于不同类型高压芯片(如VDMOS,Bipolar，PIN，IGBT，GTO等)制造。适用于不同类型钝化膜(如二氧化硅，半绝缘多晶硅，氮化硅，聚酰亚胺，光敏亚胺，氧化铝等)。适用于整圆片器件(如晶闸管，GTO等)和组装芯片(如VDMOS,IGBT等)。(五)本专利技术加工步骤简洁，高压芯片钝化层制造方法的优化有利于提高钝化层对芯片的保护。为了上述以及相关的目的，一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面，并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显，所公开的实施例是要包括所有这些方面以及它们的等同。附图说明图1是现有技术的高压芯片制造方法的实施方案流程图；图2是本专利技术提供的高压芯片制造方法的第一实施方案流程图；图3是本专利技术提供的高压芯片制造方法的第二实施方案流程图。具体实施方式钝化层制造技术包括钝化层沉积，钝化层光刻，钝化层腐蚀和钝化层退火/固化等步骤。钝化层制造技术一般在圆片完成正面加工后，钝化层一般沉积在金属层上。钝化层光刻和钝化层腐蚀完成钝化层成型，钝化层裸露区域为后续封装打线区，在保证打线的情况下裸露面积应尽量小(以1200V/75A芯片为例，打线至少为4个3.5×3.0mm2长方区域)。钝化层退火/固化一般为低温工艺(以聚酰亚胺钝化为例，钝化层固化温度＜500℃提供温度范围)，消除钝化层腐蚀对芯片的潜在损伤，增强钝化层和芯片的粘合。不同的钝化层材料，钝化层制造技术会略有调整。如聚酰亚胺钝化材料，制造技术包括钝化层沉积，钝化层光刻，钝化层固化。在此特别指出，芯片在加工过程中，一般呈现为圆片形式；在加工完毕后，或整个圆片为一个器件，或将圆片的一部分(芯片)进行筛选组装形成一个器件。在后续论述中，芯片，圆片两个概念等同，不作区分。以下描述和附图充分地示出本专利技术的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独本文档来自技高网...

【技术保护点】
一种高压芯片钝化层的制造方法，其特征在于，所述方法包括下述步骤：A、制造高压芯片正面；B、背面减薄加工；C、制造高压芯片钝化层；D、制造除背面减薄工艺的高压芯片背面。

【技术特征摘要】
1.一种高压芯片钝化层的制造方法，其特征在于，所述方法包括下述步骤：A、制造高压芯片正面；B、背面减薄加工；C、制造高压芯片钝化层；D、制造除背面减薄工艺的高压芯片背面。2.如权利要求1所述的高压芯片钝化层的制造方法，其特征在于，所述步骤A中，根据器件类型完成高压芯片正面；包括下述5层光刻：分压环光刻、有源区光刻、多晶层光刻、接触孔层光刻和正面金属光刻；所述高压芯片包括垂直双扩散金属-氧化物半导体场效应晶体管VDMOS，双极结型晶体管Bipolar，二极管PIN，IGBT和门极可关断晶闸管GTO器件。3.如权利要求1所述的高压芯片钝化层的制造方法，其特征在于，所述步骤B中，对进行完步骤A的N型单晶硅片衬底进行背面研磨减薄；所述背面研磨减薄用砂轮研磨。4.如权利要求1所述的高压芯片钝化层的制造方法，其特征在于，所述步骤C中，在高压芯片正面完成钝化层加工，所述钝化层沉积在高压芯片的金属层上；所述钝化层材料为二氧化硅、半绝缘多晶硅、氮化硅、聚酰亚胺、光敏亚胺或氧化铝；钝化层裸露区域用于后续封装打线区，在保证打线的情况下设计裸露面积。5.如权利要求4所述的高压芯片钝化层的制造方法，其特征在于，制造高压芯片钝化层包括下述步骤：钝化层沉积；钝化层光刻...

【专利技术属性】
技术研发人员：刘江，赵哿，高明超，王耀华，乔庆楠，吴迪，何延强，刘钺杨，曹功勋，李晓平，董少华，李立，金锐，温家良，
申请(专利权)人：国网智能电网研究院，国网浙江省电力公司，国家电网公司，
类型：发明
国别省市：北京;11