半导体装置制造方法及图纸
【技术实现步骤摘要】
半导体装置
本公开涉及半导体装置，更确定而言，涉及具有检索功能的半导体装置。
技术介绍
近年来，随着互联网的普及，相联存储器(内容寻址存储器(CAM：ContentAddressableMemory))的需要提高。CAM不仅具有保持数据的存储器本来的存储功能，还具有检测从外部输入的数据和在内部保持的数据的一致的比较功能，主要用于高速缓存或地址转换用的表格等。在日本特开平2-192098号公报中公开的检索装置构成为如下：使用内置了按保持数据的每一比特的存储电路检测一致的比较功能的存储器单元(CAM单元)，不读取在存储电路中保持的数据，而执行从外部输入的数据和在存储电路中保持的数据的一致检测。
技术实现思路
近年来，CAM不仅用于地址检索功能，还用于在图像识别处理等领域中实现从输入图案和在数据库中保存的参照图案中检索最相似的图案的相似图案检索(最小距离检索)功能等。随着成为检索的对象的地址的数量或成为处理对象的图案的数量增加，CAM中的运算处理次数增加。因此，尤其要求实时处理的情况下，要求提高CAM中的处理速度。除此之外，近年来，CAM的存储器容量增加，还要求CAM的高集...
【技术保护点】
一种半导体装置，其特征在于，具有：第一单元，构成为能够保持1比特的信息；第二单元，构成为能够保持1比特的信息，且与所述第一单元相邻；第一匹配线及第二匹配线，沿着第一方向延伸；第一搜索线对，沿着与所述第一方向正交的第二方向延伸，且在检索第一数据时传输第一数据；第二搜索线对，沿着所述第二方向延伸，且在检索第二数据时传输第二数据；第一逻辑运算单元，与所述第一搜索线对和所述第一匹配线连接，且基于所述第一单元及所述第二单元保持的信息和通过所述第一搜索线对传输的第一数据的比较结果而驱动所述第一匹配线；以及第二逻辑运算单元，与所述第二搜索线对和所述第二匹配线连接，且基于所述第一单元及所述...
【技术特征摘要】
2016.09.07 JP 2016-174782;2017.06.09 JP 2017-114451.一种半导体装置，其特征在于，具有：第一单元，构成为能够保持1比特的信息；第二单元，构成为能够保持1比特的信息，且与所述第一单元相邻；第一匹配线及第二匹配线，沿着第一方向延伸；第一搜索线对，沿着与所述第一方向正交的第二方向延伸，且在检索第一数据时传输第一数据；第二搜索线对，沿着所述第二方向延伸，且在检索第二数据时传输第二数据；第一逻辑运算单元，与所述第一搜索线对和所述第一匹配线连接，且基于所述第一单元及所述第二单元保持的信息和通过所述第一搜索线对传输的第一数据的比较结果而驱动所述第一匹配线；以及第二逻辑运算单元，与所述第二搜索线对和所述第二匹配线连接，且基于所述第一单元及所述第二单元保持的信息和通过所述第二搜索线对传输的第二数据的比较结果而驱动所述第二匹配线。2.如权利要求1所述的半导体装置，其中，所述第二单元在所述第一方向上与所述第一单元相邻，所述半导体装置还具有：第一比特线对，沿着所述第二方向延伸，且与所述第一单元连接；第二比特线对，沿着所述第二方向延伸，且与所述第二单元连接；以及字线，沿着所述第一方向延伸，且与所述第一单元及所述第二单元双方连接。3.如权利要求1所述的半导体装置，其中，所述第二单元在所述第二方向上与所述第一单元相邻，所述半导体装置还具有：比特线对，沿着所述第二方向延伸，且与所述第一单元及所述第二单元双方连接；第一字线，沿着所述第一方向延伸，且与所述第一单元连接；以及第二字线，沿着所述第一方向延伸，且与所述第二单元连接。4.如权利要求1所述的半导体装置，其中，所述第一逻辑运算单元包括：第一逻辑组件，连接在所述第一匹配线和电源线之间，用于在检索所述第一数据时，根据所述第一单元保持的信息和通过所述第一搜索线对中的一个搜索线传输的信息的比较结果而驱动所述第一匹配线；以及第二逻辑组件，连接在所述第一匹配线和电源线之间，用于在检索所述第一数据时，根据所述第二单元保持的信息和通过所述第一搜索线对中的另一个搜索线传输的信息的比较结果而驱动所述第一匹配线，所述第二逻辑运算单元包括：第三逻辑组件，连接在所述第二匹配线和电源线之间，用于在检索所述第二数据时，根据所述第一单元保持的信息和通过所述第二搜索线对中的一个搜索线传输的信息的比较结果而驱动所述第二匹配线；以及第四逻辑组件，连接在所述第二匹配线和电源线之间，用于在检索所述第二数据时，根据所述第二单元保持的信息和通过所述第二搜索线对中的另一个搜索线传输的信息的比较结果而驱动所述第二匹配线。5.如权利要求4所述的半导体装置，其中，所述第一逻辑组件包括串联连接在所述电源线和所述第一匹配线之间的第一晶体管及第二晶体管，所述第二逻辑组件包括串联连接在所述电源线和所述第一匹配线之间的第三晶体管及第四晶体管，所述第三逻辑组件包括串联连接在所述电源线和所述第二匹配线之间的第五晶体管及第六晶体管，所述第四逻辑组件包括串联连接在所述电源线和所述第二匹配线之间的第七晶体管及第八晶体管，所述第一晶体管及所述第五晶体管的栅极与所述第一单元保持信息的节点连接，所述第三晶体管及所述第七晶体管的栅极与所述第二单元保持信息的节点连接，所述第二晶体管的栅极与所述第一搜索线对中的一个搜索线连接，所述第四晶体管的栅极与所述第一搜索线对中的另一个搜索线连接，所述第六晶体管的栅极与所述第二搜索线对中的一个搜索线连接，所述第八晶体管的栅极与所述第二搜索线对中的另一个搜索线连接。6.如权利要求5所述的半导体装置，其中，所述第二单元在所述第一方向上与所述第一单元相邻，所述半导体装置还具有：第一比特线对，沿着所述第二方向延伸，且与所述第一单元连接；第二比特线对，沿着所述第二方向延伸，且与所述第二单元连接；以及字线，沿着所述第一方向延伸，且与所述第一单元及所述第二单元双方连接，所述第一单元包括：第一反相器，该第一反相器的输入连接到与所述第一晶体管及所述第五晶体管的栅极连接的第一存储节点，该第一反相器的输出连接到第二存储节点；第二反相器，该第二反相器的输入连接到所述第二存储节点，该第二反相器的输出连接到所述第一存储节点；第一导电型的第九晶体管，该第九晶体管的一端连接到所述第一存储节点，该第九晶体管的另一端连接到所述第一比特线对中的一个比特线，该第九晶体管的栅极连接到所述字线；以及第一导电型的第十晶体管，该第十晶体管的一端连接到所述第二存储节点，该第十晶体管的另一端连接到所述第一比特线对中的另一个比特线，该第十晶体管的栅极连接到所述字线，所述第二单元包括：第三反相器，该第三反相器的输入连接到与所述第三晶体管及所述第七晶体管的栅极连接的第三存储节点，该第三反相器的输出连接到第四存储节点；第四反相器，该第四反相器的输入连接到所述第四存储节点，该第四反相器的输出连接到所述第三存储节点；第一导电型的第十一晶体管，该第十一晶体管的一端连接到所述第三存储节点，该第十一晶体管的另一端连接到所述第二比特线对中的一个比特线，该第十一晶体管的栅极连接到所述字线；以及第一导电型的第十二晶体管，该第十二晶体管的一端连接到所述第四存储节点，该第十二晶体管的另一端连接到所述第二比特线对中的另一个比特线，该第十二晶体管的栅极连接到所述字线，沿着所述字线延伸的方向，依次形成第二导电型的第一区域、所述第一导电型的第二区域、所述第二导电型的第三区域、所述第一导电型的第四区域以及所述第二导电型的第五区域，在所述第一区域中，配置有所述第九晶体管及所述第十晶体管、构成所述第一反相器的第一导电型的第十三晶体管以及构成所述第二反相器的第一导电型的第十四晶体管，在所述第二区域中，配置有构成所述第一反相器的第二导电型的第十五晶体管以及构成所述第二反相器的第二导电型的第十六晶体管，在所述第三区域中，配置有第一导电型的所述第一晶体管至所述第八晶体管，在所述第四区域中，配置有构成所述第三反相器的第二导电型的第十七晶体管以及构成所述第四反相器的第二导电型的第十八晶体管，在所述第五区域中，配置有所述第十一晶体管及所述第十二晶体管、构成所述第三反相器的第一导电型的第十九晶体管以及构成所述第四反相器的第一导电型的第二十晶体管。7.如权利要求5所述的半导体装置，其中，所述第二单元在所述第一方向上与所述第一单元相邻，所述半导体装置还具有：第一比特线对，沿着所述第二方向延伸，且与所述第一单元连接；第二比特线对，沿着所述第二方向延伸，且与所述第二单元连接；以及字线，沿着所述第一方向延伸，且与所述第一单元及所述第二单元双方连接，所述第一单元包括：第一反相器，该第一反相器的输入连接到与所述第一晶体管及所述第五晶体管的栅极连接的第一存储节点，该第一反相器的输出连接到第二存储节点；第二反相器，该第二反相器的输入连接到所述第二存储节点，该第二反相器的输出连接到所述第一存储节点；第一导电型的第九晶体管，该第九晶体管的一端连接到所述第一存储节点，该第九晶体管的另一端连接到所述第一比特线对中的一个比特线，该第九晶体管的栅极连接到所述字线；以及第一导电型的第十晶体管，该第十晶体管的一端连接到所述第二存储节点，该第十晶体管的另一端连接到所述第一比特线对中的另一个比特线，该第十晶体管的栅极连接到所述字线，所述第二单元包括：第三反相器，该第三反相器的输入连接到与所述第三晶体管及所述第七晶体管的栅极连接的第三存储节点，该第三反相器的输出连接到第四存储节点；第四反相器，该第四反相器的输入连接到所述第四存储节点，该第四反相器的输出连接到所述第三存储节点；第一导电型的第十一晶体管，该第十一晶体管的一端连接到所述第三存储节点，该第十一晶体管的另一端连接到所述第二比特线对中的一个比特线，该第十一晶体管的栅极连接到所述字线；以及第一导电型的第十二晶体管，该第十二晶体管的一端连接到所述第四存储节点，该第十二晶体管的另一端连接到所述第二比特线对中的另一个比特线，该第十二晶体管的栅极连接到所述字线，沿着所述字线延伸的方向，依次形成第二导电型的第一区域、所述第一导电型的第二区域以及所述第二导电型的第三区域，在所述第一区域中，配置有所述第九晶体管及所述第十晶体管、构成所述第一反相器的第一导电型的第十三晶体管以及构成所述第二反相器的第一导电型的第十四晶体管，在所述第二区域中，配置有构成所述第一反相器的第二导电型的第十五晶体管、构成所述第二反相器的第二导电型的第十六晶体管、第二导电型的所述第一晶体管至所述第八晶体管、构成所述第三反相器的第二导电型的第十七晶体管以及构成所述第四反相器的第二导电型的第十八晶体管，在所述第三区域中，配置有所述第十一晶体管及所述第十二晶体管、构成所述第三反相器的第一导电型的第十九晶体管以及构成所述第四反相器的第一导电型的第二十晶体管。8.如权利要求5所述的半导体装置，其中，所述第二单元在所述第二方向上与所述第一单元相邻，所述半导体装置还具有：比特线对，沿着所述第二方向延伸，且与所述第一单元及所述第二单元双方连接；第一字线，沿着所述第一方向延伸，且与所述第一单元连接；以及第二字线，沿着所述第一方向延伸，且与所述第二单元连接，所述第一单元包括：第一反相器，该第一反相器的输入连接到与所述第一晶体管及所述第五晶体管的栅极连接的第一存储节点，该第一反相器的输出连接到第二存储节点；第二反相器，该第二反相器的输入连接到所述第二存储节点，该第二反相器的输出连接到所述第一存储节点；第一导电型的第九晶体管，该第九晶体管的一端连接到所述第一存储节点，该第九晶体管的另一端连接到所述比特线对中的一个比特线，该第九晶体管的栅极连接到所述第一字线；以及第一导电型的第十晶体管，该第十晶体管的一端连接到所述第二存储节点，该第十晶体管的另一端连接到所述比特线对中...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。