阵列基板、显示面板及其制造方法技术

本发明专利技术提供一种阵列基板，所述阵列基板被划分为多个像素单元，所述阵列基板包括像素电极层和数据线层，所述像素电极层包括多个像素电极，每个所述像素单元中都设置有所述像素电极，所述数据线层包括多条数据线，其中，所述阵列基板还包括金属电极图形层，所述金属电极图形层包括与多个所述像素电极一一对应的多个漏极，所述像素电极与所述漏极电连接，所述金属电极图形层与所述数据线层在所述阵列基板的厚度方向间隔设置。本发明专利技术还提供一种显示面板和一种阵列基板的制造方法，所述阵列基板具有较高的良率。

Array substrate, display panel and its manufacturing method

The present invention provides an array substrate and the array substrate is divided into a plurality of pixel units, the array substrate includes a pixel electrode layer and the layer of the data line, the pixel electrode layer includes a plurality of pixel electrodes, wherein each pixel unit is provided with a pixel electrode and the data line includes a plurality of layers a data line, wherein, the array substrate also includes a metal electrode pattern layer, the metal electrode pattern layer comprises a plurality of the corresponding pixel electrode and a plurality of drain electrodes, the pixel electrode and the drain electrode electrically connected to the metal electrode pattern layer and the layer of the data line in the thickness direction of the array substrate interval set. The invention also provides a method for making a display panel and an array substrate, with the array substrate having a high yield.

【技术实现步骤摘要】
阵列基板、显示面板及其制造方法
本专利技术涉及显示
，具体地，涉及一种阵列基板、一种包括该阵列基板的显示面板和该阵列基板的制造方法。
技术介绍
如图1所示，显示装置的阵列基板包括薄膜晶体管，每个薄膜晶体管都包括源极110和漏极120。源极110、漏极120与数据线位于同一层中，像素电极210与漏极120电连接。随着对高PPI的要求，阵列基板中的走线越来越密集，容易造成短路、开路等不良。当阵列基板中产生短路、开路等不良时，包括所述阵列基板的显示面板在显示时将出现暗点不良。因此，如何避免阵列基板中产生短路、开路等不良成为本领域亟待解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种阵列基板、一种包括该阵列基板的显示面板和所述阵列基板的制造方法。所述阵列基板具有较高的良率。为了实现上述目的，作为本专利技术的一个方面，提供一种阵列基板，所述阵列基板被划分为多个像素单元，所述阵列基板包括像素电极层和数据线层，所述像素电极层包括多个像素电极，每个所述像素单元中都设置有所述像素电极，所述数据线层包括多条数据线，其中，所述阵列基板还包括金属电极图形层，所述金属电极图形层包括与多个所述像素电极一一对应的多个漏极，所述像素电极与所述漏极电连接，所述金属电极图形层与所述数据线层在所述阵列基板的厚度方向间隔设置。优选地，所述像素单元排列为多行多列，每列像素单元对应一条数据线，所述阵列基板包括绝缘层，所述数据线层和所述金属电极图形层分别位于所述绝缘层的厚度方向的两侧，所述金属电极图形层还包括多个源极，所述源极的数量与所述漏极的数量相同，同一列像素单元中的源极与相应的数据线通过贯穿所述绝缘层的过孔电连接。优选地，所述阵列基板包括平坦化层，所述平坦化层覆盖所述金属电极图形层，以使得所述像素电极层和所述金属电极图形层分别位于所述平坦化层厚度方向的两侧，所述像素电极层中的像素电极通过贯穿所述平坦化层的过孔与相应的漏极电连接。优选地，所述金属电极图形层包括多个栅极，每个像素单元中均设置有所述栅极，所述阵列基板包括有源图形层，所述绝缘层包括层间绝缘层和栅绝缘层，所述层间绝缘层覆盖所述数据线层，所述有源图形层设置在所述层间绝缘层和所述栅绝缘层之间，所述金属电极图形层设置在所述栅绝缘层上，将所述源极与相应的数据线电连接的过孔包括形成为一体的第一过孔部和第二过孔部，所述第一过孔部贯穿所述栅绝缘层，所述第二过孔贯穿所述层间绝缘层，所述第一过孔部与相应的有源层接触，所述漏极通过贯穿所述栅绝缘层的过孔与相应的有源层接触。优选地，所述阵列基板还包括光阻挡层，所述光阻挡层包括多个光阻挡件，所述光阻挡件设置在所述金属电极图形层的入光侧，且所述光阻挡件在所述金属电极图形层上的正投影与至少一个所述栅极的至少一部分重叠。优选地，所述金属电极图形层包括多条栅线，所述栅极形成为所述栅线的一部分。优选地，所述有源层包括两个竖直部和连接在两个竖直部之间的水平部，所述竖直部的长度方向与数据线的长度方向平行，两个所述竖直部中的一个竖直部在所述数据线层上的正投影与相应的数据线重叠，所述栅线上在所述有源图形层上的正投影于所述竖直部重叠的部分形成为所述栅极。优选地，所述阵列基板还包括钝化层和公共电极层，所述钝化层覆盖所述像素电极层，所述公共电极层设置在所述钝化层上，以使得所述公共电极层和所述像素电极层分别位于所述钝化层厚度方向的两侧，所述公共电极层包括多个公共电极。作为本专利技术的第二个方面，提供一种显示面板，所述显示面板包括阵列基板，其中，所述阵列基板为本专利技术所提供的上述的阵列基板。作为本专利技术的第三个方面，提供所述阵列基板被划分为多个像素单元，其中，所述制造方法包括：形成数据线层，所述数据线层包括多条数据线；形成金属电极图形层，所述金属电极图形层包括多个漏极，所述金属电极图形层与所述数据线层在所述阵列基板的厚度方向间隔设置，每个所述像素单元中均设置有所述漏极；形成像素电极层，所述像素电极层包括多个像素电极，每个所述像素单元中均设置有所述像素电极，所述像素电极与同一个像素单元中的漏极电连接。在本专利技术中，由于金属电极图形层与数据线层不在同一层中，因此，金属电极图形层中漏极的密度较低，因此，本专利技术所提供的阵列基板中的漏极不像现有技术中那样容易与相邻列像素单元对应的数据线发生短路。由此可知，本专利技术所提供的像素电极更加容易制造，并提高了阵列基板的良率。附图说明附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中：图1是现有技术中的阵列基板的局部剖视图；图2是本专利技术所提供的阵列基板的局部剖视图；图3是本专利技术所提供的阵列基板的局部俯视图；图4是本专利技术所提供的阵列基板的制造方法的流程图。附图标记说明110：源极120：漏极130：栅极140：栅线210：像素电极220：公共电极300：有源层400：数据线500：绝缘层510：层间绝缘层520：栅绝缘层600：衬底基板700：平坦化层800：光阻挡件具体实施方式以下结合附图对本专利技术的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术，并不用于限制本专利技术。作为本专利技术的一个方面，提供一种阵列基板，所述阵列基板被划分为多个像素单元，所述阵列基板包括像素电极层和数据线层，如图2所示，所述像素电极层包括多个像素电极210，每个所述像素单元中都设置有像素电极210，所述数据线层包括多条数据线400，其中，所述阵列基板还包括金属电极图形层，所述金属电极图形层包括与多个像素电极210一一对应的多个漏极120，像素电极210与相应的漏极120电连接，所述金属电极图形层与所述数据线层在所述阵列基板的厚度方向间隔设置。在本专利技术中，由于金属电极图形层与数据线层不在同一层中，因此，金属电极图形层中漏极的密度较低，因此，本专利技术所提供的阵列基板中的漏极不像现有技术中那样容易与相邻列像素单元对应的数据线发生短路。由此可知，本专利技术所提供的像素电极更加容易制造，并提高了阵列基板的良率。在阵列基板良率提高的前提下，显示面板中的暗点缺陷也相应减少。在本专利技术中，对如何将漏极与像素电极电连接并没有特殊的要求。例如，可以将漏极与像素电极直接搭接。在图2中所示的优选实施方式中，所述阵列基板包括平坦化层700，该平坦化层700覆盖金属电极图形层，像素电极层位于平坦化层700上，使得像素电极层和金属电极图形层分别位于平坦化层700的厚度方向的两侧。像素电极210通过贯穿平坦化层700的过孔与相应的漏极120电连接。如上所述，漏极与数据线400位于不同层中，因此，在金属电极层中，导电图形的密度较低，从而可以将漏极120设置为具有较大的表面积。换言之，与图1中所示的阵列基板相比，相同PPI的情况下，本专利技术所提供的阵列基板中的漏极120的表面积可以更大。由于漏极120面积较大，降低了连接漏极120和像素电极210的过孔的精度要求，从而可以使得该过孔在金属电极图形层中的正投影完全位于漏极120上，即，过孔不会发生错位，过孔与漏极120电连接的部分不会产生台阶，从而确保了位于过孔中的透明电极膜不会发生断裂。由此可知，本专利技术所提供的阵列基板更容易实现高PPI。作为一种具体实施方式，所本文档来自技高网...

【技术保护点】
一种阵列基板，所述阵列基板被划分为多个像素单元，所述阵列基板包括像素电极层和数据线层，所述像素电极层包括多个像素电极，每个所述像素单元中都设置有所述像素电极，所述数据线层包括多条数据线，其特征在于，所述阵列基板还包括金属电极图形层，所述金属电极图形层包括与多个所述像素电极一一对应的多个漏极，所述像素电极与所述漏极电连接，所述金属电极图形层与所述数据线层在所述阵列基板的厚度方向间隔设置。

【技术特征摘要】
1.一种阵列基板，所述阵列基板被划分为多个像素单元，所述阵列基板包括像素电极层和数据线层，所述像素电极层包括多个像素电极，每个所述像素单元中都设置有所述像素电极，所述数据线层包括多条数据线，其特征在于，所述阵列基板还包括金属电极图形层，所述金属电极图形层包括与多个所述像素电极一一对应的多个漏极，所述像素电极与所述漏极电连接，所述金属电极图形层与所述数据线层在所述阵列基板的厚度方向间隔设置。2.根据权利要求1所述的阵列基板，其特征在于，所述像素单元排列为多行多列，每列像素单元对应一条数据线，所述阵列基板包括绝缘层，所述数据线层和所述金属电极图形层分别位于所述绝缘层的厚度方向的两侧，所述金属电极图形层还包括多个源极，所述源极的数量与所述漏极的数量相同，同一列像素单元中的源极与相应的数据线通过贯穿所述绝缘层的过孔电连接。3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括平坦化层，所述平坦化层覆盖所述金属电极图形层，以使得所述像素电极层和所述金属电极图形层分别位于所述平坦化层厚度方向的两侧，所述像素电极层中的像素电极通过贯穿所述平坦化层的过孔与相应的漏极电连接。4.根据权利要求1所述的阵列基板，其特征在于，所述金属电极图形层包括多个栅极，每个像素单元中均设置有所述栅极，所述阵列基板包括有源图形层，所述绝缘层包括层间绝缘层和栅绝缘层，所述层间绝缘层覆盖所述数据线层，所述有源图形层设置在所述层间绝缘层和所述栅绝缘层之间，所述金属电极图形层设置在所述栅绝缘层上，将所述源极与相应的数据线电连接的过孔包括形成为一体的第一过孔部和第二过孔部，所述第一过孔部贯穿所述栅绝缘层，所述第二过孔贯穿所述层间绝缘层，所述第一过孔部与相应的有源层接触，所述漏极通过贯...

【专利技术属性】
技术研发人员：薛进进，史大为，徐海峰，杨璐，王文涛，闫雷，姚磊，司晓文，闫芳，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京,11