用于预失真的电路和方法技术

本发明专利技术公开了一种用于预失真的电路和方法，电路包括数字预失真器，被配置为通过用预失真系数修改输入基带信号生成修改的数字信号；数模转换器，其被配置为通过转换该修改的数字信号生成模拟信号；功率放大器，其被配置为通过放大该模拟信号生成放大的信号；衰减器，其被配置成通过衰减该放大的信号生成经衰减的信号；模数转换器，其被配置为生成经衰减的数字信号；定时同步器，其被配置为通过同步该经衰减的数字信号和该修改的数字信号生成同步的放大的信号；统计生成器，其被配置为生成该输入基带信号的多个样本的概率密度函数；正交基函数生成器，其被配置为生成一组归一化的正交基函数；预失真系数训练电路，其被配置为生成更新的预失真系数。

【技术实现步骤摘要】
用于预失真的电路和方法
本专利技术涉及数字电路，并且更具体地，但不限于用于预失真的电路和方法。
技术介绍
在无线通信系统中，射频功率放大器(PA)是最主要的耗能设备之一。因此，提高功率放大器的效率可以有效地降低系统的功耗。功率放大器的功率效率与其线性度呈负相关关系。当系统工作在功率放大器的非线性区域时，会导致带内信号失真和带外频谱扩展，从而进一步恶化整个系统的性能。进一步地，具有较高的频谱效率的通信系统所采用的调制技术(例如正交频分多路复用技术(OFDM))对功率放大器的非线性更加敏感。提高功率放大器的线性度的有效途径包括前馈(feed-forward)技术、负反馈技术和预失真技术。基于数字方式实现的预失真(或数字预失真)技术具有稳定度高、成本低和适合宽带信号的的优点。数字预失真技术可以通过使用多项式法实现。基于普通数字多项式的数字预失真技术，由于求解预失真模型参数的矩阵各列相关性较高的缺点，导致收敛速度较慢、数值稳定性差。因此，需要设计提高求解预失真模型参数的收敛速度的电路和方法。
技术实现思路
根据本专利技术的一实施例，一种用于预失真的电路包括数字预失真器，被配置为通过用预失真系数修改输入基带信号生成修改的数字信号；数模转换器(DAC)，其被连接到该数字预失真器并被配置为通过转换该修改的数字信号生成模拟信号；功率放大器(PA)，其被连接到该数模转换器并被配置为通过放大该模拟信号生成放大的信号；衰减器，其被连接到该功率放大器并被配置成通过衰减该放大的信号生成经衰减的信号；模数转换器(ADC)，其被连接到该衰减器，被配置为生成经衰减的数字信号；定时同步器，其被连接到该数字预失真器和该模数转换器并且被配置为通过同步该经衰减的数字信号和该修改的数字信号生成同步的信号；统计生成器，其被连接到该模数转换器并且被配置为生成该输入基带信号的多个样本的概率密度函数；正交基函数生成器，其被连接到该统计生成器并被配置为生成一组归一化的正交基函数；预失真系数训练电路，其被连接到该正交基函数生成器和该定时同步器，并被配置为生成更新的预失真系数；其中该预失真系数训练电路还被连接到该数字预失真器，并且该数字预失真器被配置为通过用该更新的预失真系数修改输入基带信号来生成修改的数字信号。根据本专利技术的另一实施例，一种用于预失真的方法包括由数字预失真器通过用预失真系数修改输入基带信号生成修改的数字信号；由连接到该数字预失真器的数模转换器通过转换该修改的数字信号生成模拟信号；由连接到该数模转换器的功率放大器通过放大该模拟信号生成放大的信号；由连接到该功率放大器的衰减器通过衰减该放大的信号生成经衰减的信号；由连接到该衰减器的模数转换器生成经衰减的数字信号；由连接到该数字预失真器和该模数转换器的定时同步器通过同步该经衰减的数字信号和该修改的数字信号生成同步的信号；由连接到该模数转换器的统计生成器生成该输入基带信号的多个样本的概率密度函数；由连接到该统计生成器的正交基函数生成器生成一组归一化的正交基函数；由连接到该正交基函数生成器和该定时同步器的预失真系数训练电路生成更新的预失真系数；由还连接到该预失真系数训练电路的该数字预失真器通过用该更新的预失真系数修改输入基带信号来生成修改的数字信号。附图说明本专利技术通过所附的附图用示例形式展示。附图应当被理解为作为示例而非限制，因为本专利技术的范围是由权利要求所限定的。在附图中，相同的附图标记代表相同的元件。图1是根据本专利技术的实施方式的用于预失真电路的电路图。图2是根据本专利技术的实施方式的用于预失真电路中的误差生成器的电路图。图3是根据本专利技术的实施方式的用于在预失真电路中的系数更新单元的电路图。图4是根据本专利技术实施方式的用于预失真的方法的流程图。图5A示出了根据传统的设备的用于输入信号与输出信号之间的幅度关系的仿真图。图5B示出了根据本专利技术的实施方式的用于输入信号和输出信号之间的幅度关系的仿真图。图6示出了根据本专利技术的实施方式的通过使用两种不同的正交多项式基函数的预失真的归一化误差的仿真图。图7是根据本专利技术的实施方式的包括正交多项式的矩阵的秩和正交多项式的阶数之间的关系的图。具体实施例本专利技术的各种方面和示例现在将被描述。下面的描述提供了具体的细节以透彻理解并有利于这些示例的描述。然而，本领域技术人员将理解，本专利技术可以在没有许多这些细节的情况下实施。此外，某些众所周知的结构或功能可能不会被详细示出或描述，以避免不必要地模糊相关描述。图1是根据本专利技术的实施方式的预失真电路100的电路图。如图1所示，该预失真电路100包括数字预失真器102、数字到模拟(数模)转换器(DAC)104、功率放大器(PA)106、衰减器108、模拟到数字(模数)转换器(ADC)110、定时同步器112、统计生成器114、正交基函数生成器116，以及预失真系数训练电路118。数模转换器104被连接到数字预失真器102。功率放大器106被连接到数模转换器104。衰减器108被连接到功率放大器106。模数转换器110被连接到衰减器108。定时同步器112被连接到数字预失真器102和模数转换器110。统计生成器114被连接到模数转换器110和正交基函数生成器116。数字预失真器102通过使用预失真系数对输入基带信号进行修改来生成经修改的数字信号。该输入基带信号是数字信号。该数字失真技术在非线性功率放大器106之前被引入。该数字预失真器102的操作特性与功率放大器106的操作特性是互补的，使得数字预失真器102和功率放大器106的组合将展示线性传输特性，从而消除功率放大器106的非线性影响。应当注意的是，数字预失真器102在初始上电时不会工作，也即，此时数字预失真器102不对基带信号进行预失真处理。该数字预失真器102将在预失真系数训练电路118对训练预失真系数进行训练并输出该训练预失真系数之后将进行工作。数模转换器104通过转换经修改的数字信号生成模拟信号。该功率放大器106通过放大模拟信号生成放大的信号。衰减器108通过衰减放大的信号生成经衰减的信号。模数转换器110通过转换经衰减的信号生成经衰减的数字信号。定时同步器112通过将经衰减的数字信号与修改的数字信号进行同步来生成同步的放大的信号(即，下文中也称为“经衰减且同步后的功率放大器输出信号y(n)”)。该同步的放大的信号是来自功率放大器106的信号，其与通过数字预失真器102输出的信号(即，下文中也称为“功率放大器输入信号x(n)”)同步。统计生成器114生成经衰减的数字信号的多个样本的概率密度函数(PDF)。在操作过程中，统计生成器114对经衰减的数字信号采样并执行统计分析。值得注意的是，当该统计生成器114工作时，数字预失真器102不工作，也即，此时数字预失真器102不对信号进行预失真处理。换句话说，由统计生成器114采集的数据并不通过数字预失真器102被预失真。正交基函数生成器116被连接到统计生成器114。该正交基函数生成器116生成一组归一化正交基函数。应当注意的是，在该组归一化正交基函数中的任意两个归一化正交基函数是正交的。预失真系数训练电路118被连接到正交基函数生成器116、定时同步器112、以及数字预失真器102的输出端和输入端。预失真系数训练电路118根据数字预失真本文档来自技高网...

【技术保护点】
一种用于预失真的电路，包括：数字预失真器，被配置为通过用预失真系数修改输入基带信号生成修改的数字信号；数模转换器(DAC)，其被连接到所述数字预失真器并被配置为通过转换所述修改的数字信号生成模拟信号；功率放大器(PA)，其被连接到所述数模转换器并被配置为通过放大所述模拟信号生成放大的信号；衰减器，其被连接到所述功率放大器并被配置成通过衰减所述放大的信号生成经衰减的信号；模数转换器(ADC)，其被连接到所述衰减器，被配置为生成经衰减的数字信号；定时同步器，其被连接到所述数字预失真器和所述模数转换器并且被配置为通过同步所述经衰减的数字信号和所述修改的数字信号生成同步的信号；统计生成器，其被连接到所述模数转换器并且被配置为生成所述输入基带信号的多个样本的概率密度函数；正交基函数生成器，其被连接到所述统计生成器并被配置为生成一组归一化的正交基函数；预失真系数训练电路，其被连接到所述正交基函数生成器和所述定时同步器，并被配置为生成更新的预失真系数；其中所述预失真系数训练电路还被连接到所述数字预失真器，并且所述数字预失真器被配置为通过用所述更新的预失真系数修改输入基带信号来生成修改的数字信号。

【技术特征摘要】
1.一种用于预失真的电路，包括：数字预失真器，被配置为通过用预失真系数修改输入基带信号生成修改的数字信号；数模转换器(DAC)，其被连接到所述数字预失真器并被配置为通过转换所述修改的数字信号生成模拟信号；功率放大器(PA)，其被连接到所述数模转换器并被配置为通过放大所述模拟信号生成放大的信号；衰减器，其被连接到所述功率放大器并被配置成通过衰减所述放大的信号生成经衰减的信号；模数转换器(ADC)，其被连接到所述衰减器，被配置为生成经衰减的数字信号；定时同步器，其被连接到所述数字预失真器和所述模数转换器并且被配置为通过同步所述经衰减的数字信号和所述修改的数字信号生成同步的信号；统计生成器，其被连接到所述模数转换器并且被配置为生成所述输入基带信号的多个样本的概率密度函数；正交基函数生成器，其被连接到所述统计生成器并被配置为生成一组归一化的正交基函数；预失真系数训练电路，其被连接到所述正交基函数生成器和所述定时同步器，并被配置为生成更新的预失真系数；其中所述预失真系数训练电路还被连接到所述数字预失真器，并且所述数字预失真器被配置为通过用所述更新的预失真系数修改输入基带信号来生成修改的数字信号。2.根据权利要求1所述的电路，其中所述预失真系数训练电路进一步包括误差生成器，其中所述误差生成器包括：串联的多个抽头延迟线，其中所述多个抽头延迟线的每一个被连接到相应的多个第一分支中的一个，以及所述多个第一分支，其中每个所述多个第一分支包括：正交基函数查询表，其被配置为通过多个输出端生成多个正交基函数；多个第一乘法器，其每一个被连接到相应的所述多个输出端的相应的输出端，以及被配置为通过将相应的正交基函数与相应的加权系数相乘来生成加权的正交基函数：第一加法器，其被连接到所述多个第一乘法器并被配置为通过对所述加权的正交基函数求和生成相加的信号；第二加法器，其被连接到所述多个第一分支，并被配置为通过将来自所述多个第一分支的所述相加的信号求和来生成相加的加权信号；第三加法器，其被连接到所述第二加法器并被配置为通过将由所述功率放大器输出的所述放大的信号加到所述相加的加权信号上生成误差信号。3.根据权利要求2所述的电路，其中所述预失真系数训练电路还包括系数更新单元，其中所述系数更新单元还包括多个第二分支，并且每个第二分支包括：第二乘法器，其被配置为通过将所述相应的正交基函数的共轭与所述误差信号相乘以生成加权的正交基函数；第三乘法器，其被连接到所述第二乘法器，并且被配置为通过将所述加权的正交基函数与调整常数相乘以生成调整的正交基函数；以及第四加法器，其被连接到所述第三乘法器和输出单元，并且被配置成通过将所述调整的正交基函数加到当前的相应的加权系数上...

【专利技术属性】
技术研发人员：胡刚，王雪鹏，聂远飞，
申请(专利权)人：上海澜至半导体有限公司，澜至电子科技成都有限公司，
类型：发明
国别省市：上海,31