集成电路器件及制造这样的器件的方法技术

本发明专利技术提供一种集成电路器件和制造集成电路器件的方法，该集成电路器件包括：在有源区中的彼此间隔开的多个沟道区；多个源/漏区；在有源区上的绝缘结构，该绝缘结构限定多个栅极空间；在栅极空间中的第一个中的第一栅极堆叠结构，该第一栅极堆叠结构包括第一含金属的功函数层；以及隔离堆叠结构，在与栅极空间中的与栅极空间中的第一个相邻的第二个中，该隔离堆叠结构具有与第一栅极堆叠结构不同的堆叠结构，并被配置为电隔离有源区的一部分。

Integrated circuit devices and methods for making such devices

The invention provides a method for manufacturing integrated circuit device and integrated circuit device, the integrated circuit device includes a plurality of channel regions in the active region are spaced apart from each other; a plurality of source / drain region; the insulation structure in the active region, the insulation structure defines a plurality of first gate stack gate space; the first gate structure in space, the first gate stack structure includes a first layer containing metal work function; and the isolation of the first stack structure, second adjacent space with the grid and the grid space, the isolation structure stack has a stacked structure different from the first gate stack structure, and is configured as part of the electrical isolation of the active region.

【技术实现步骤摘要】
集成电路器件及制造这样的器件的方法
本专利技术构思涉及集成电路器件以及制造这样的器件的方法，更具体地，涉及包括场效应晶体管的集成电路器件以及制造该集成电路器件的方法。
技术介绍
随着电子技术的不断发展，半导体器件正变得更高集成，并且包括在其中的各个电路元件的尺寸正被减小。因此，需要减小相邻晶体管之间的隔离区域的尺寸以有助于增大的集成度。
技术实现思路
本专利技术构思提供一种集成电路器件，该集成电路器件具有允许相邻的晶体管之间的隔离区具有减小的面积并同时允许实现期望的性能的结构。本专利技术构思还提供一种制造集成电路器件的方法，该方法能够利用简化的工艺提供用于使相邻的晶体管绝缘的隔离区。根据本专利技术构思的一方面，提供一种集成电路器件，该集成电路器件包括：在基板上沿第一方向延伸的鳍型有源区；多个导电堆叠结构，沿着与第一方向相交的第二方向彼此平行地延伸；以及在鳍型有源区上的多个源/漏区，其中所述多个导电堆叠结构包括：栅极堆叠结构，包括第一导电金属氮化物层并具有第一有效功函数；以及隔离堆叠结构，与栅极堆叠结构相邻，包括第二导电金属氮化物层，并具有不同于第一有效功函数的第二有效功函数，第二导电金属氮化物层包括与第一导电金属氮化物层中包括的金属氮化物相同的金属氮化物并具有与第一导电金属氮化物层不同的厚度。根据本专利技术构思的另一方面，提供一种集成电路器件，该集成电路器件包括：在基板上的有源区；在有源区中彼此间隔开的多个沟道区；在基板上的多个源/漏区；在有源区上的绝缘结构，该绝缘结构限定多个栅极空间；在栅极空间中的第一个中的第一栅极堆叠结构，第一栅极堆叠结构包括第一含金属的功函数层；以及隔离堆叠结构，在栅极空间中的与栅极空间中的第一个相邻的第二个中，该隔离堆叠结构具有与第一栅极堆叠结构不同的堆叠结构并被配置为电隔离有源区的一部分。根据本专利技术构思的另一方面，提供一种集成电路器件，该集成电路器件包括：在基板上的有源区；在有源区中彼此间隔开的第一沟道区和第二沟道区；在第一沟道区上延伸的第一栅极堆叠结构；在第二沟道区上延伸的第二栅极堆叠结构；隔离堆叠结构，位于第一栅极堆叠结构和第二栅极堆叠结构之间，隔离堆叠结构具有与第一栅极堆叠结构和第二栅极堆叠结构不同的有效功函数，其中隔离堆叠结构被配置为在包括第一栅极堆叠结构的第一晶体管和包括第二栅极堆叠结构的第二晶体管的正常操作期间用作隔离区。根据本专利技术构思的另一方面，提供一种制造集成电路器件的方法，该方法包括：在有源区上形成绝缘结构，该绝缘结构限定多个栅极空间；在栅极空间中的第一个中形成栅极堆叠结构，该栅极堆叠结构包括第一导电金属氮化物层并具有第一有效功函数；以及在栅极空间中的与栅极空间中的第一个相邻的第二个中形成隔离堆叠结构，该隔离堆叠结构包括第二导电金属氮化物层并具有不同于第一有效功函数的第二有效功函数，第二导电金属氮化物层包括与第一导电金属氮化物层中包括的金属氮化物相同的金属氮化物，并具有与第一导电金属氮化物层不同的厚度。根据本专利技术构思，集成电路器件允许用于稳定绝缘的隔离区具有减小的面积，从而在小区域内表现出期望的性能。此外，根据按照本专利技术构思的制造集成电路器件的方法，稳定的隔离区可以与形成晶体管的栅极的工艺同时提供，而不需要增加提供用于部分地绝缘有源区的隔离区的单独的麻烦工艺。因此，可以简化制造集成电路器件的工艺，并可以促进用于有效绝缘的隔离区的布置的设计。附图说明从以下结合附图的详细描述，本专利技术构思的实施方式将被更清楚地理解，附图中：图1是示出根据本专利技术构思的实施方式的集成电路器件的主要配置的平面布局图；图2是沿图1的线2-2'截取的截面图；图3是分别沿着图1的线3A-3A'、3B-3B'和3C-3C'截取的一系列截面图；图4至图14是示出根据本专利技术构思的各种各样的实施方式的集成电路器件的栅极堆叠结构和隔离堆叠结构的截面图；图15A至图18B是示出根据本专利技术构思的实施方式的制造集成电路器件的方法的截面图，具体地，图15A、16A、17A和18A是沿着图1的线2-2'的一部分截取的截面图，图15B、16B、17B和18B是沿着图1的线3A-3A'和3B-3B'的相应部分截取的截面图；图19A至图19C是示出根据本专利技术构思的另一些实施方式的制造集成电路器件的方法的截面图；图20A和图20B是示出根据本专利技术构思的另一些实施方式的制造集成电路器件的方法的截面图；图21是示出根据本专利技术构思的另一些实施方式的制造集成电路器件的方法的截面图；以及图22是示出根据本专利技术构思的另一些实施方式的制造集成电路器件的方法的截面图。具体实施方式在下文，将参照附图描述本专利技术构思的某些实施方式。在整个说明书中，相同的部件将由相同的附图标记表示，并将省略其重复描述。图1是示出根据本专利技术构思的某些实施方式的集成电路器件100的平面布局图。图2是沿着图1的线2-2'截取的截面图。图3是分别沿着图1的线3A-3A'、3B-3B'和3C-3C'截取的一系列截面图。参照图1至图3，集成电路器件100包括：在第一方向(X方向)上延伸的鳍型有源区FA；在鳍型有源区FA中的多个沟道区CH，沟道区CH沿着第一方向彼此间隔开；以及多个源/漏区172，其中源/漏区172提供在每个沟道区CH的任一侧。绝缘间隔物162形成在鳍型有源区FA中的沟道区CH上并限定多个栅极空间GS1、GS2和GS3。栅极间电介质164覆盖源/漏区172。绝缘间隔物162和栅极间电介质164可以构成限定所述多个栅极空间GS1、GS2和GS3的绝缘结构。栅极空间GS1、GS2和GS3可以在与第一方向相交的第二方向(Y方向)上延伸。栅极空间GS1、GS2和GS3的数量可以等于沟道区CH的数量。第一栅极堆叠结构GLA形成在第一栅极空间GS1中，并且隔离堆叠结构SL形成在与第一栅极空间GS1相邻的第二栅极空间GS2中。第二栅极堆叠结构GLB形成在第三栅极空间GS3中。第三栅极空间GS3与第二栅极空间GS2相邻并与第一栅极空间GS1相反地定位。绝缘盖层180形成在所述多个栅极空间GS1、GS2和GS3中，覆盖第一栅极堆叠结构GLA和第二栅极堆叠结构GLB的顶表面以及隔离堆叠结构SL的顶表面。第一栅极堆叠结构GLA和第二栅极堆叠结构GLB可以具有相同的结构。隔离堆叠结构SL可以具有与第一栅极堆叠结构GLA和第二栅极堆叠结构GLB不同的堆叠结构。隔离堆叠结构SL可以使鳍型有源区FA的在隔离堆叠结构SL的相反两侧的部分彼此电隔离。鳍隔离区FS的宽度可以由隔离堆叠结构SL的宽度确定。第一晶体管TR1和第二晶体管TR2可以分别形成在鳍型有源区FA与第一栅极堆叠结构GLA和第二栅极堆叠结构GLB相交的点处。在一些实施方式中，基板110的在图1至图3中示出的区域可以是其中形成逻辑器件的逻辑区域，或可以是其中形成存储器件的存储区域。逻辑区域可以包括各种逻辑单元(包括多个电路元件，诸如晶体管、寄存器等)作为执行期望的逻辑功能的标准单元，诸如计数器、缓冲器等。存储区域可以包括例如SRAM、DRAM、MRAM、RRAM或PRAM区域。在一个示例中，基板110的在图1至图3中示出的部分可以是NMOS晶体管区域，N型沟道可以形成在沟道区CH中。在另一示例中，基板110的在图1至图3中示出的部分可以本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：基板；鳍型有源区，在所述基板上在第一方向上延伸；在所述鳍型有源区上的多个导电堆叠结构，沿着与所述第一方向相交的第二方向彼此平行地延伸；以及在所述鳍型有源区上的多个源/漏区，其中所述多个导电堆叠结构包括：栅极堆叠结构，包括第一导电金属氮化物层并具有第一有效功函数；和隔离堆叠结构，与所述栅极堆叠结构相邻，包括第二导电金属氮化物层并具有不同于所述第一有效功函数的第二有效功函数，所述第二导电金属氮化物层包括与所述第一导电金属氮化物层中包括的金属氮化物相同的金属氮化物，并具有与所述第一导电金属氮化物层不同的厚度。

【技术特征摘要】
2016.08.03 KR 10-2016-00990611.一种集成电路器件，包括：基板；鳍型有源区，在所述基板上在第一方向上延伸；在所述鳍型有源区上的多个导电堆叠结构，沿着与所述第一方向相交的第二方向彼此平行地延伸；以及在所述鳍型有源区上的多个源/漏区，其中所述多个导电堆叠结构包括：栅极堆叠结构，包括第一导电金属氮化物层并具有第一有效功函数；和隔离堆叠结构，与所述栅极堆叠结构相邻，包括第二导电金属氮化物层并具有不同于所述第一有效功函数的第二有效功函数，所述第二导电金属氮化物层包括与所述第一导电金属氮化物层中包括的金属氮化物相同的金属氮化物，并具有与所述第一导电金属氮化物层不同的厚度。2.根据权利要求1所述的集成电路器件，其中所述第二导电金属氮化物层的厚度大于所述第一导电金属氮化物层的厚度，并且所述第二有效功函数高于所述第一有效功函数。3.根据权利要求1所述的集成电路器件，其中所述第二导电金属氮化物层的厚度小于所述第一导电金属氮化物层的厚度，并且所述第二有效功函数低于所述第一有效功函数。4.根据权利要求1所述的集成电路器件，其中所述隔离堆叠结构还包括在所述鳍型有源区和所述第二导电金属氮化物层之间的含La层。5.根据权利要求1所述的集成电路器件，其中所述第一导电金属氮化物层基本上无Si原子，所述第二导电金属氮化物层掺杂有Si原子。6.根据权利要求1所述的集成电路器件，其中所述栅极堆叠结构还包括覆盖所述第一导电金属氮化物层的第一含铝层；所述隔离堆叠结构还包括覆盖所述第二导电金属氮化物层的第二含铝层；并且所述第二含Al层中的第二Al含量不同于所述第一含铝层中的第一Al含量。7.根据权利要求1所述的集成电路器件，其中所述栅极堆叠结构还包括：在所述鳍型有源区和所述第一导电金属氮化物层之间的第一界面层和第一栅极绝缘层，所述隔离堆叠结构还包括在所述鳍型有源区和所述第二导电金属氮化物层之间的第二界面层和第二栅极绝缘层，以及所述第二界面层的厚度大于所述第一界面层的厚度。8.根据权利要求1所述的集成电路器件，其中所述栅极堆叠结构还包括在所述鳍型有源区和所述第一导电金属氮化物层之间的第一界面层和第一栅极绝缘层，以及所述隔离堆叠结构还包括在所述鳍型有源区和所述第二导电金属氮化物层之间的第二界面层、含氟层和第二栅极绝缘层。9.一种集成电路器件，包括：基板上的有源区；在所述有源区中的彼此间隔开的多个沟道区；在所述基板上的多个源/漏区；在所述有源区上的绝缘结构，所述绝缘结构限定多个栅极空间；在所述栅极空间中的第一个中的第一栅极堆叠结构，所述第一栅极堆叠结构包括第一含金属的功函数层；和隔离堆叠结构，在所述栅极空间中的与所述栅极空间中的所述第一个相邻的第二个中，所述隔离堆叠结构具有与所述第一栅极堆叠结构不同的堆叠结构并被配置为电隔离所述有源区的一部分。10.根据权利要求9所述的集成电路器件，其中所述隔离堆叠结构包括第二含金属的功函数层，所述第二含金属的功函数层包括与所述第一含金属的功函数层相同的材料并具有与所述第一含金属的功函数层不同的厚度。11.根据权利要求9所述的集成电路器件，其中所述隔离堆叠结构包括包含与所述第一含金属的功函数层不同的材料的第三含金属的功函数层，并且所述隔离堆叠结构不包括包含与所述第一含金属的功函数层相同材料的层。12.根据权利要求9所述的集成电路器件，其中所述源/漏区的每个包括N型杂质，所述隔离堆叠结构包括包含与所述第一含金属的功函数层相同材料的第三含金属的功函数层以及在所述沟道区中的第一个与所述第三含金属的功函数层之间的第四含金属的功函数层，所述第一含金属的功函数层和所述第三含金属的功函数层是包含Al原子的含金属的NMOS功函数调节层，以及所述第四含金属的功函数层是包含金属氮化物的含金属的PMOS功函数调节层。13.根据权利要求9所述的集成电路器件，还包括：在所述栅极空间中的第三个中的第二栅极堆叠结构，所述第二栅极堆叠结构具有与所述第一栅极堆叠结构相同的结构，其中所述栅极空间中的所述第三个与所述栅极空间中的所述第二个相邻并与所述栅极空间中的所述第一个相反。14.根据权利要求9所述的集成电路器件，其中所述第一栅极堆叠结构还包括覆盖所述第一含金属的功函数层的第一含Al导电层，所述隔离堆叠结构包括第二含金属的功函数层和覆盖所述第二含金属的功函数层的第二含Al导电层，所述第二含金属的功函数层包括与所述第一含金属的功函数层相同的材料并具有比所述第一含金属的功函数层的厚度小的厚度，并且所述第一含铝导电层中的第一铝含量不同于所述第二含铝导...

【专利技术属性】
技术研发人员：河大元，洪炳鹤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR