存储器模块和控制其的方法技术

提供一种存储器模块和控制其的方法。一种存储器模块具有包括编程寄存器、重复数据删除率控制逻辑和重复数据删除引擎的逻辑。编程寄存器存储所述存储器模块的最大重复数据删除率。重复数据删除率控制逻辑被配置为：根据最大重复数据删除率来控制所述存储器模块的重复数据删除率。重复数据删除率通过主机计算机是可编程的。

Memory module and the method of controlling it

A memory module and a method for controlling it are provided. A memory module has logic including programming registers, repeated data deleting control logic, and repeated data deleting engines. The programming register stores the maximum repeated deleting rate of the memory module. The repeating data deleting control logic is configured to control the repeated data deleting rate of the memory module according to the maximum repeating data deleting rate. The repeating data deleting rate is programmable by the host computer.

【技术实现步骤摘要】
存储器模块和控制其的方法本申请要求于2016年8月3日提交的第62/370,655号美国临时专利申请和2016年10月4日提交的第15/285,437号美国专利申请的权益和优先权，所述申请的公开通过引用全部包含于此。
本公开总体涉及一种存储器系统，更具体地讲，涉及一种用于控制存储器系统的可编程的重复删除率的系统和方法。
技术介绍
在存储器系统的环境中，重复删除(deduplication)指通过消除冗余数据来减少存储需求的技术。仅数据的一个唯一实例被实际保留在存储介质(诸如，固态驱动器(SSD)和硬盘驱动器(HDD))中。使用指向该数据的唯一实例的指针来替换冗余数据。相比于非重复删除存储器，用于重复删除存储器的列直插式存储器(in-linememory)重复删除方案可在减少单位比特成本的同时提供容量方面的益处。传统的存储器重复删除方案使用重复删除引擎与主机计算机的CPU和/或存储器控制器(MC)集成的以中央处理器(CPU)为中心的方法。这些存储器重复删除方案经常使用用于实现重复删除算法的简单的多路哈希数组。当哈希数组被填满时，数据可被放置在非重复删除溢出区中，以减少重复删除水平。此外，高重复删除率可潜在地降低重复删除存储器系统的存储器组件的消耗。
技术实现思路
根据一个实施例，一种存储器模块，包括：逻辑，包括：编程寄存器、重复数据率控制逻辑和重复删除引擎；以及主机接口，用于在所述存储器模块与主机计算机之间进行通信。编程寄存器存储所述存储器模块的最大重复删除率。重复删除率控制逻辑被配置为：根据最大重复删除率来控制所述存储器模块的重复删除率。重复删除率通过主机计算机是可编程的。根据另一实施例，一种控制存储器模块的方法，包括：在所述存储器模块中实现逻辑，所述逻辑包括：编程寄存器、重复删除率控制逻辑和重复删除引擎；将所述存储器模块的最大重复删除率存储在编程寄存器中；通过主机计算机编程重复删除率；根据最大重复删除率来控制所述存储器模块的重复删除率。现在将参照附图更具体地描述并在权利要求中更具体地指出包括事件的实施方式和组合的各种新的细节的上面的和其他优选特征。将理解，在此描述的具体的系统和方法仅通过说明性的方法被示出，而不是限制。本领域技术人员将理解，在不脱离本公开的范围的情况下，在此描述的原理和特征可在各种实施例和许多实施例中被使用。附图说明作为本说明书的一部分包括的附图示出目前优选的实施例和上面给出的总体描述，并且下面给出的优选实施例的具体实施方式用于解释和教导在此描述的原理。图1示出现有技术的精细的重复删除系统的框图。图2示出在图1的重复删除系统中使用的示例哈希表。图3示出根据一个实施例的示例重复删除存储器系统的架构。图4示出根据一个实施例的示例重复删除存储器系统。图5示出根据一个实施例的在示例重复删除系统中使用的哈希表。图6示出根据一个实施例的示例重复删除写入处理的流程图。图7示出根据一个实施例的重复删除存储器系统写入处理的示例流程图。图8示出根据一个实施例的重复删除存储器系统读取处理的示例流程图。贯穿附图，出于说明性目的，附图不必按比例绘制，并且相似的结构或功能的元件通常由相同的参考标号表示。附图仅意在帮助在此描述的各种实施例的描述。附图不描述在此公开的教导的每一方面，并且附图不限制权利要求的范围。具体实施方式在此公开的特征和教导均可被单独地或与其他特征和教导结合地利用，以提供用于控制存储器系统的可编程的重复删除率(deduplicationratio)的系统和方法。参照附图更详细地描述单独地以及结合地利用许多这些额外的特征和教导的代表性示例。本具体实施方式仅意在更详细地教导本领域技术人员以实践本教导的方面，而不意在限制权利要求的范围。因此，具体实施方式中的上面公开的特征的组合在广义上不是实践教导所必须的，而是仅被教导以描述本教导的具体代表性示例。在下面的描述中，仅出于解释的目的，阐述特定术语以提供对本公开的完全理解。然而，对本领域技术人员将是清楚的是，不需要这些具体细节来实践本公开的教导。根据对计算机存储器内数据位的操作的算法和符号表示来呈现这里的具体实施方式的一些部分。这些算法的描述和表示被数据处理领域的技术人员使用，以便有效地将他们工作的实质传达给本领域其他技术人员。在此算法通常被认为是导致期望的结果的自相一致(self-consistent)的一系列步骤。这些步骤是需要物理量的物理操作的步骤。通常(但不必须)，这些量采用能够被存储、传递、组合、比较和另外操作的电子信号或磁信号的形式。主要出于普通使用的原因，已证明有时将这些信号称为位、值、元素、符号、字符、项、数字等是方便的。然而，应牢记，所有这些术语和相似的术语将与合适的物理量相关联，并且仅是应用于这些量的方便的标记。除非另有如从下面的讨论清楚可知的特别声明，否则应理解，贯穿说明书，使用诸如“处理”、“运算”、“计算”、“确定”、“显示”等的术语的讨论指计算机系统或类似的电子计算装置的行为和处理，其将被表示为计算机系统的寄存器或存储器内的物理(电子)量的数据操作并转换为被类似地表示为计算机系统存储器或寄存器或其他这种信息存储、传输或显示装置内的物理量的其他数据。在此呈现的算法不内在地与任何具体计算机或其他设备相关。各种通用系统、计算机服务器或个人计算机可使用根据在此的教导的程序，或者可证明构造更专业的设备以执行要求的方法步骤是方便的。各种各样的这些系统所要求的结构将从下面的描述变得清楚。将理解，各种程序语言可用于实现如在此所描述的本公开的教导。此外，为了提供本教导的额外有用的实施例，可以以非具体枚举或非明确枚举的方式组合典型示例和从属权利要求的各种特征。还要特别注意，出于原始公开的目的以及出于限制所要求保护的主题的目的，所有的值的范围或实体的组的指示公开每一可能的中间值或中间实体。还要特别注意，附图中所示的组件的大小和形状被设计为帮助理解本教导如何被实践，而不意在限制示例中所示的大小和形状。图1示出现有技术的重复删除系统的框图。在约翰彼得史蒂文森(JohnPeterStevenson)著的博士论文(“Fine-GrainIn-MemoryDeduplicationforLarge-ScaleWorkloads(针对大规模工作负荷的精细的存储器内重复删除)”，斯坦福大学，2013年12月)中讨论了用于实现精细的存储器内重复删除的细节。重复删除系统100包括主机计算机160和多个DDR存储器模块1500-150n-1。主机计算机160具有：具有多核1100-110n-1的CPU、包括数据高速缓存器(L1D)112和指令高速缓存器(L1I)113的1级高速缓存器(L1)111、2级高速缓存器(L2)114、直接转换缓冲器(DTB)110、重复删除高速缓存器(DDC)120和存储器控制器130。可在包括具有多个核的CPU的系统中实现重复删除系统100。DDC120表示重复删除存储器的高速缓存的版本。DDC120公开与标准的终级高速缓存器(LLC：lastlevelcache)相同的接口，但是可明确地对转换线(translationline)、数据线(dataline)和参考计数(referencecount)进行高速缓存。DDC120可减少本文档来自技高网...

【技术保护点】
一种存储器模块，包括：逻辑，包括：编程寄存器、重复删除率控制逻辑；主机接口，用于在所述存储器模块与主机计算机之间进行通信；其中，编程寄存器存储所述存储器模块的最大重复删除率，其中，重复删除率控制逻辑被配置为：根据最大重复删除率来控制所述存储器模块的重复删除率，其中，重复删除率通过主机计算机是可编程的。

【技术特征摘要】
2016.08.03 US 62/370,655;2016.10.04 US 15/285,4371.一种存储器模块，包括：逻辑，包括：编程寄存器、重复删除率控制逻辑；主机接口，用于在所述存储器模块与主机计算机之间进行通信；其中，编程寄存器存储所述存储器模块的最大重复删除率，其中，重复删除率控制逻辑被配置为：根据最大重复删除率来控制所述存储器模块的重复删除率，其中，重复删除率通过主机计算机是可编程的。2.如权利要求1所述的存储器模块，其中，重复删除率控制逻辑还被配置为：经由主机接口将所述存储器模块的重复删除率通信至主机计算机。3.如权利要求1所述的存储器模块，其中，所述存储器模块的重复删除率在所述存储器模块的生产时被编程。4.如权利要求1所述的存储器模块，其中，所述存储器模块的重复删除率在系统启动时间被编程。5.如权利要求1所述的存储器模块，还包括：哈希表存储器，其中，哈希表存储器包括：地址查找表(LUT)、哈希表和缓冲存储器。6.如权利要求5所述的存储器模块，其中，重复删除率控制逻辑被配置为：根据在编程寄存器中存储的编程的重复删除率，来控制地址查找表的表大小，以限制所述存储器模块的虚拟...

【专利技术属性】
技术研发人员：郑宏忠，克里希纳·马拉丁，牛迪民，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR