多处理器流水线架构制造技术

一种将来自测序样本采集的信号转换为序列数据的多处理器流水线架构，其包括：定制协处理器卡，其配置为直接接收由图像传感器产生的串行传感器数据流，其中所述传感器数据表示构成所述图像传感器的像素的逐帧强度值；第一协处理器，其连续地接收所述串行传感器数据流并将所述逐帧强度值转置为反应单元组块；缓冲器，其重复地接收所述反应单元组块并在连续存储器位置存储较大预定时间窗口内每个相应反应单元的所述反应单元组块，以产生较大反应单元组块；以及多个第二协处理器，其检索来自所述缓冲器的所述较大反应单元组块，并且并行地将所述像素强度值转换为逐碱基序列数据。

【技术实现步骤摘要】
【国外来华专利技术】多处理器流水线架构相关申请的交叉引用本申请要求于2015年5月7日提交的题为“MultiprocessorPipelineArchitecture”的临时专利申请序列No.62/158,078(01018100)和2015年11月30日提交的题为“MultiprocessorPipelineArchitecture”的临时专利申请序列No.62/260,995(01018101)的优先权的权益，涉及均题为“IntegratedAnalyticalSystemandMethod”的美国专利No.8,467,061和8,649,011，涉及2014年8月27日提交的题为“ArraysofIntegratedAnalyticalDevicesandMethodsforProduction”的美国临时专利申请序列No.62/042,793(01018000)，其每个均转让给了本申请的受让人，并通过引用并入本文。专利技术背景生物分子序列测定(特别是关于核酸和蛋白质样本)的进展已经彻底改变了细胞和分子生物学的领域。测序仪器(例如DNA测序仪)用于自动化生物分子序列测定，例如核酸测序。给定DNA样本本文档来自技高网...

【技术保护点】
一种将来自测序样本采集的信号转换为序列数据的多处理器流水线架构，其包括：定制协处理器卡，其配置为直接接收由图像传感器产生的串行传感器数据流，其中所述传感器数据表示构成所述图像传感器的像素的逐帧强度值，其中所述图像传感器捕获从可移除集成测序芯片的多个反应单元发射的光的图像；第一协处理器，其连续地接收所述串行传感器数据流并将所述逐帧强度值转置为反应单元组块，每个所述反应单元组块表示预定时间窗口内对应反应单元的跨帧的像素强度值的影片数据；缓冲器，其重复地接收所述反应单元组块并在连续存储器位置存储较大预定时间窗口内每个相应反应单元的所述反应单元组块，以产生较大反应单元组块；以及多个第二协处理器，其检索...

【技术特征摘要】
【国外来华专利技术】2015.05.07 US 62/158,078;2015.11.30 US 62/260,9951.一种将来自测序样本采集的信号转换为序列数据的多处理器流水线架构，其包括：定制协处理器卡，其配置为直接接收由图像传感器产生的串行传感器数据流，其中所述传感器数据表示构成所述图像传感器的像素的逐帧强度值，其中所述图像传感器捕获从可移除集成测序芯片的多个反应单元发射的光的图像；第一协处理器，其连续地接收所述串行传感器数据流并将所述逐帧强度值转置为反应单元组块，每个所述反应单元组块表示预定时间窗口内对应反应单元的跨帧的像素强度值的影片数据；缓冲器，其重复地接收所述反应单元组块并在连续存储器位置存储较大预定时间窗口内每个相应反应单元的所述反应单元组块，以产生较大反应单元组块；以及多个第二协处理器，其检索来自所述缓冲器的较大反应单元组块，并且即使在所述缓冲器接收另外的反应单元组块时，也并行地将所述像素强度值转换为逐碱基序列数据，使得在获得用于所述测序样本采集的所有传感器数据之前，所述第二协处理器开始原始碱基识别。2.如权利要求1所述的多处理器流水线架构，其中所述定制协处理器卡配置有与传送所述串行数据的第一串行电缆相配合的电缆连接器，并且其中所述定制协处理器卡耦合到所述第一协处理器并将所述传感器数据转换为可以直接输入到所述第一协处理器的I/O端口的格式。3.如权利要求1所述的多处理器流水线架构，其还包括：通过所述第一串行电缆耦合的仪器控制服务器和初级分析服务器，其中所述仪器控制服务器包括所述集成测序芯片；其中所述初级分析服务器包括所述定制协处理器卡、所述第一协处理器、所述缓冲器和所述多个第二协处理器。4.如权利要求3所述的多处理器流水线架构，其中所述仪器控制服务器包括耦合到所述集成测序芯片的仪器控制定制协处理器卡，所述仪器控制定制协处理器卡配置有与所述第一串行电缆相配合的电缆连接器并通过所述串行电缆输出所述串行传感器数据流。5.如权利要求4所述的多处理器流水线架构，其还包括：包括模拟定制协处理器卡的采集模拟器服务器，所述模拟定制协处理器卡配置有与连接到所述仪器控制服务器的用于将模拟数据/帧输入到所述仪器控制服务器的第二串行电缆相配合的电缆连接器，而不需要所述集成测序芯片。6.如权利要求4所述的多处理器流水线架构，其还包括：包括模拟定制协处理器卡的采集模拟器服务器，所述模拟定制协处理器卡配置有与直接连接到所述初级分析服务器中的所述定制协处理器卡以输入模拟信号数据/帧的第二串行电缆相配合的电缆连接器，而不需要所述仪器控制服务器。7.如权利要求2所述的多处理器流水线架构，其中所述第一串行电缆包括以下中的至少一种：同轴电缆、双绞铜线、光纤和以太网电缆。8.如权利要求2所述的多处理器流水线架构，其中所述第一协处理器包括现场可编程协处理器，并且所述多个第二协处理器包括许多集成核架构卡。9.如权利要求8所述的多处理器流水线架构，其中所述现场可编程协处理器转置所述逐帧强度值以产生所述反应单元组块，而所述许多集成核架构卡中的多个执行所述碱基识别。10.如权利要求1所述的多处理器流水线架构，其中所述反应单元组块各自表示被分配来检测由对应反应单元发射的强度值的所述图像传感器的一组n个像素的强度值的影片数据。11.如权利要求10所述的多处理器流水线架构，其中每个所述反应单元具有至少两个被分配来检测由对应反应单元发射的强度值的像素。12.如权利要求10所述的多处理器流水线架构，其中每个所述反应单元组块的像素的强度值被存储在连续存储器位置中。13.如权利要求10所述的多处理器流水线架构，其中所述预定时间窗口包括5-50秒，导致长度为约5-50秒的反应单元组块。14.如权利要求10所述的多处理器流水线架构，其中所述较大预定时间窗口包括120-160秒，导致长度为约120-160秒的超级反应单元组块。15.如权利要求1所述的多处理器流水线架构，其中所述缓冲器被实现为乒乓缓冲器，其中所述较大反应单元组块以连续较小组块解析到所述多个第二协处理器。16.如权利要求1所述的多处理器流水线架构，其中所述缓冲器被划分为一组瓦片，使得当反应单元组块填充所述数据瓦片时，随着所述第二协处理器变得可用所述数据瓦片被按顺序传递到所述多个第二协处理器；并且一旦特定的数据瓦片被释放，则该数据瓦片用于存储另外的反应单元组块，从而使得所述多处理器流水线架构更加耐受所述多个第二协处理器中的下游处理延迟。17.如权利要求1所述的多处理器流水线架构，其中由所述定制协处理器卡接收的所述串行传感器数据流流经实时初级分析流水线，其包括：在所述第一协处理器中执行的第一协处理器流水线，其将所述串行传感器数据中的像素强度转换成所述反应单元组块并将所述反应单元组块存储在第一缓冲器中以产生超级反应单元组块；以及在所述多个第二协处理器上执行的第二协处理器流水线，其执行流处理以将所述超级反应单元组块转换为注释的高质量(HQ)碱基识别并将所述HQ碱基识别存储到第二缓冲器中，直到来自序列样本采集的所有传感器数据已经处理，此时将所述HQ碱基识别写入盘作为原始碱基文件；在初级分析处理器上执行的后初级流水线，其将所述原始碱基文件转换为标准格式注释的HQ原始碱基文件；以及其中在执行所述后初级流水线期间开始由所述实时初级分析流水线处理另一序列样本采集以产生新原始碱基文件，而在所述后初级处理期间处理当前的原始碱基文件。18.如权利要求17所述的多处理器流水线架构，其中实时初级分析流水线以至少每秒100帧的速率运行。19.如权利要求17所述的多处理器流水线架构，其中所述第一缓冲器和第二缓冲器被实现为所述初级分析处理器的存储器的一部分，其被留出作为用于以不同速度或不同优先级集合操作的模块共享的数据的临时容纳位置。20.如权利要求17所述的多处理器流水线架构，其中所述第一协处理器流水线包括：暗帧和增益校正模块、串扰减轻模块和转置模块。21.如权利要求17所述的多处理器流水线架构，其中所述第二协处理器流水线包括：迹线校正模块、目的区域确定模块、估计模型参数模块、条件随机场(CRF)算法和帧标记模块、碱基脉冲模块和HQ区域度量计算模块。22.如权利要求17所述的多处理器流水线架构，其中执行所述第二协处理器流水线，使得通过所述多个第二协处理器使用向量处理在算法线程上同时执行N个独立测序反应的时间序列分析。23.如权利要求22所述的多处理器流水线架构，其中所述多个第二协处理器的至少一部分包括C个逻辑核，并且每个所述逻辑核使用具有N个时隙的SIMD寄存器，其中每个时隙处理一个反应单元的一个独立测序反应，使得对C个多核同时处理的独立反应的总数E为：E＝C×N。24.如权利要求23所述的多处理器流水线架构，其中通过提供数据结构来执行所述第二协处理器流水线，所述数据结构满足在包括整数和浮点表示的标量数据元素上使用的基本上所有低级数学运算，使得所述数据结构含有各自属于一个独立测序反应的N个值的数据，其中在用于标量等效运算的相同循环数中通过硬件向量处理单元同时进行对所有N个值的所述低级数学运算。25.如权利要求24所述的多处理器流水线架构，其中通过在所述N个测序反应的每个对应数据元素上无条件地进行相同组的算法步骤来使所述第二协处理器流水线基本上数据并行来执行所述第二协处理器流水线。26.如权利要求25所述的多处理器流水线架构，其中所述第二协处理器流水线的数据并行组件包括迹线校正模块、估计模型参数模块和帧标记模块。27.如权利要求17所述的多处理器流水线架构，其中所述后初级流水线包括：HQ、RQ评分和统计产生模块、读出质量过滤模块、适配体、加标对照注释模块和标准文件格式产生模块。28.如权利要求27所述的多处理器流水线架构，其中所述后初级流水线还包括条形码处理路径。29.如权利要求1所述的多处理器流水线架构，其中由定制协处理器卡接收的所述串行传感器数据流流经实时初级分析流水线以产生注释的高质量碱基识别文件，所述多处理器流水线架构还包括二级分析流水线，所述二级分析流水线包括流式组装过程，一旦获得预定片段读出大小，即使所述流中依然有更多数据到来，也开始所述流式组装过程。30.如权利要求29所述的多处理器流水线架构，其中所述预定片段读出大小包括基于每个测序芯片产生的注释的高质量碱基识别文件。31.如权利要求29所述的多处理器流水线架构，其中所述预定片段读出大小包括足以形成重叠和/或产生共有序列的来自所述注释的HQ碱基识别文件的多个碱基识别。32.如权利要求1所述的多处理器流水线架构，其还包括：仪器控制服务器、初级分析服务器、二级分析服务器和远程计算机；其中所述仪器控制服务器、所述初级分析服务器、所述二级分析服务器和所述远程计算机包括相应网络界面；并且其中远程计算机包括基于浏览器的用户界面，用于通过网络控制其中的所述仪器控制服务器、所述初级分析服务器和所述二级分析服务器。33.如权利要求32所述的多处理器流水线架构，其中所述远程计算机上的所述用户界面以及所述相应网络界面使得能够下载和更新所述仪器控制服务器、所述初级分析服务器和所述二级分析服务器中的不同软件模块。34.如权利要求32所述的多处理器流水线架构，其还包括耦合到所述二级分析服务器的三级分析服务器，其中所述远程计算机上的所述用户界面和所述相应网络界面能够使不同仪器应用模块下载到所述三级分析服务器用于组装基因组的进一步后处理。35.如权利要求32所述的多处理器流水线架构，其还包括仪器上平台和仪器外平台，所述仪器上平台包括所述仪器控制服务器和所述初级分析服务器形式，并且所述仪器外平台包括二级分析服务器和三级分析服务器。36.一种多处理器流水线架构，其包括：测序仪器，其包括：含有包括测序反应混合物的溶液的储器，所述测序反应混合物包含待测序样本和用于进行核酸测序反应的试剂；提供照明的照明源；与所述储器接触的可移除集成测序芯片，所述集成测序芯片包括多个分析装置，每个分析装置包括反应单元、波导、光学元件和图像传感器，其中所述波导将所述照明引导到所述反应单元，导致来自所述反应单元的光的发射由所述光学元件传递到所述图像传感器，所述图像传感器检测所述光并将所述光转换成传感器数据，所述传感器数据表示为构成所述图像传感器的像素各自的逐帧强度值，所述测序芯片具有将所述传感器数据流串行化并输出的协处理器；以及耦合到所述测序仪器的初级分析服务器，其将所述传感器数据流转换为碱基识别，所述初级分析服务器包括：定制协处理器卡，其配置为通过串行电缆直接接收所述串行传感器数据流；至少一个协处理器，其将所述逐帧强度值转置为反应单元组块，每个表示预定时间窗口内对应反应单元的跨帧的像素强度值的影片数据；缓冲器，其重复地接收反应单元组块，并且在连续存储器位置存储较大预定时间窗口内每个相应反应单元的所述反应单元组块，以产生较大反应单元组块；以及其中所述至少一个协处理器检索来自所述缓冲器的所述较大反应单元组块，并将所述像素强度值转换为逐碱基序列数据，使得在获得用于所述测序样本采集的所有传感器数据之前开始所述转换。37.如权利要求36所述的多处理器流水线架构，其中所述定制协处理器卡配置有与传送所述串行数据的第一串行电缆相配合的电缆连接器，并且其中所述定制协处理器卡耦合到所述至少一个协处理器并将所述传感器数据转换为可以直接输入到所述至少一个协处理器的I/O端口的格式。38.如权利要求36所述的多处理器流水线架构，其还包括：通过所述第一串行电缆耦合的仪器控制服务器和初级分析服务器，其中所述仪器控制服务器包括所述集成测序芯片；其中所述初级分析服务器包括所述定制协处理器卡、所述至少一个协处理器、所述缓冲器和多个第二协处理器。39.如权利要求38所述的多处理器流水线架构，其中所述仪器控制服务器包括耦合到所述集成测序芯片的仪器控制定制协处理器卡，所述仪器控制定制协处理器卡配置有与所述第一串行电缆相配合的电缆连接器并通过所述串行电缆输出所述串行传感器数据流。40.如权利要求39所述的多处理器流水线架构，其还包括：包括模拟定制协处理器卡的采集模拟器服务器，所述模拟定制协处理器卡配置有与连接到所述仪器控制服务器的用于将模拟数据/帧输入到所述仪器控制服务器的第二串行电缆相配合的电缆连接器，而不需要所述集成测序芯片。41.如权利要求39所述的多处理器流水线架构，其还包括：包括模拟定制协处理器卡的采集模拟器服务器，所述模拟定制协处理器卡配置有与直接连接到所述初级分析服务器中的所述定制协处理器卡以输入模拟信号数据/帧的第二串行电缆相配合的电缆连接器，而不需要所述仪器控制服务器。42.如权利要求37所述的多处理器流水线架构，其中所述第一串行电缆包括以下中的至少一种：同轴电缆、双绞铜线、光纤和以太网电缆。43.如权利要求37所述的多处理器流水线架构，其中所述至少一个协处理器包括现场可编程协处理器，以及多个第二协处理器包括许多集成核架构卡。44.如权利要求43所述的多处理器流水线架构，其中所述现场可编程协处理器转置所述逐帧强度值以产生所述反应单元组块，而所述许多集成核架构卡中的多个执行所述碱基识别。45.如权利要求36所述的多处理器流水线架构，其中所述反应单元组块各自表示被分配来检测由对应反应单元发射的强度值的所述图像传感器的一组n个像素的强度值的影片数据。46.如权利要求45所述的多处理器流水线架构，其中每个所述反应单元具有至少两个被分配来检测由对应反应单元发射的强度值的像素。47.如权利要求45所述的多处理器流水线架构，其中每个所述反应单元组块的像素的强度值被存储在连续存储器位置中。48.如权利要求45所述的多处理器流水线架构，其中所述预定时间窗口包括5-50秒，导致长度为约5-50秒的反应单元组块。49.如权利要求45所述的多处理器流水线架构，其中所述较大预定时间窗口包括120-160秒，导致长度为约120-160秒的超级反应单元组块。50.如权利要求36所述的多处理器流水线架构，其中所述缓冲器被实现为乒乓缓冲器，其中所述较大反应单元组块以连续较小组块解析到所述多个第二协处理器。51.如权利要求36所述的多处理器流水线架构，其中所述缓冲器被划分为一组瓦片，使得当反应单元组块填充所述数据瓦片时，随着所述第二协处理器变得可用所述数据瓦片被按顺序传递到所述多个第二协处理器；并且一旦特定的数据...

【专利技术属性】
技术研发人员：S·E·赫尔格森，M·米利迪，M·T·拉卡塔，J·N·拉布伦茨，
申请(专利权)人：加利福尼亚太平洋生物科学股份有限公司，
类型：发明
国别省市：美国,US