当前位置: 首页 > 专利查询>周正高专利>正文

防裂痕产生的多层片式瓷片电容的制作方法技术

技术编号:17251882 阅读:38 留言:0更新日期:2018-02-11 10:57
本发明专利技术公开了防裂痕产生的多层片式瓷片电容的制作方法,包括下列依次实施的步骤:瓷桨制备,流延成膜,层压切割,排胶烧结,倒角,无损探伤,封端烧银,电镀,电压处理,测试;其中,将预制好的陶瓷浆料通过流延方式制成厚度小于10μm陶瓷介质薄膜,然后再介质薄膜上印刷内电极,并将印有内电极的陶瓷介质膜片交替叠合热压,并在多个电容器并联形成的陶瓷介质体表面包覆上钛酸钡的粉体,在1470℃高温下一次烧结成为一个不可分割的整体芯片,之后在整体芯片的安装外电极的两端设置一层0.1mm的塑料层。本发明专利技术可以有效防止由金属端产生的裂纹不断延伸至介电陶瓷,避免严重影响多层陶瓷电容器的性能,延长陶瓷电容器的寿命。

【技术实现步骤摘要】
防裂痕产生的多层片式瓷片电容的制作方法
本专利技术涉及电子器件制造,具体涉及防裂痕产生的多层片式瓷片电容的制作方法。
技术介绍
多层片式陶瓷电容器(Multi-layerCeramicCapacitor),又称独石电容器,是电子整机中主要的被动贴片元件之一,它诞生于上世纪60年代,最先由美国公司研制成功,后来在日本公司迅速发展及产业化,至今依然是日本在全球MLCC领域保持优势,主要表现为生产出MLCC具有高可靠、高精度、高集成高频率、智能化、低功耗、大容量、小型化和低成本等特点。片式多层陶瓷电容器(MLCC)的优点:1.由于使用多层介质叠加的结构,高频时电感非常低,具有非常低的等效串联电阻,因此可以使用在高频和甚高频电路滤波。2.无极性可以使用在存在非常高的纹波电路或交流电路。3.使用在低阻抗电路不需要大幅度降额。4.击穿时不燃烧爆炸,安全性高。多层陶瓷电容器的特点是能够承受较大的压应力,但抵抗弯曲能力比较差。器件组装过程中任何可能产生弯曲变形的操作都可能导致器件开裂,形成的裂纹为机械应力裂纹。常见应力源有:贴片对中,工艺过程中电路板操作;流转过程中的人、设备、重力等因素;通孔元器件插入;电路测试、单板分割;电路板安装;电路板定位铆接;螺丝安装等。该类裂纹一般起源于器件上下金属化端,沿45℃角向器件内部扩展。该类缺陷也是实际发生最多的一种类型缺陷。
技术实现思路
本专利技术所要解决的技术问题是抵抗弯曲能力比较差,目的在于提供防裂痕产生的多层片式瓷片电容的制作方法,提高多层陶瓷电容器的抵抗弯曲能力,即降低机械应力裂纹产生的几率。本专利技术通过下述技术方案实现:防裂痕产生的多层片式瓷片电容的制作方法,包括下列依次实施的步骤:瓷桨制备,流延成膜,层压切割,排胶烧结,倒角,无损探伤,封端烧银,电镀,电压处理,测试;其中,将预制好的陶瓷浆料通过流延方式制成厚度小于10μm陶瓷介质薄膜,然后再介质薄膜上印刷内电极,并将印有内电极的陶瓷介质膜片交替叠合热压,形成多个电容器并联,并在多个电容器并联形成的陶瓷介质体表面包覆上钛酸钡的粉体,在1470℃高温下一次烧结成为一个不可分割的整体芯片,之后在整体芯片的安装外电极的两端设置一层0.1mm的塑料层。本专利技术中倒角用于将制成的陶瓷介质体的菱角钝化,防止陶瓷介质体对其他相邻的陶瓷介质体的表面划伤;无损探伤用于检测制成的陶瓷介质体是否有内部伤痕或者外部伤痕;封端烧银用于设置外电极,银与内电极良好接触,其直接影响芯片的可靠性,厚度一般在50um;电压处理用于初步测试陶瓷介质体是否符合电压承受力,所述测试用于综合测试性能。进一步地,陶瓷介质体表面包覆上钛酸钡的粉体的方法是,以钛酸四丁脂、草酸乙醇和乙酸钡为原料,制得110nm~130nm的钛酸钡粉体,然后将钛酸钡粉体加入pH为10的硅溶胶中,使二氧化硅物质的量占钛酸钡物质的量的2%,经过滤干燥后即可得到陶瓷介质体包覆上钛酸钡的粉体。与改性掺杂相比,利用包覆技术制备的电瓷粉体,包覆物分布均匀,不仅可以提高和控制样品的性能,而且由于包覆物在烧结过程中往往形成液相,从而可降低烧结温度,提高致密化程度,改善样品的显微结构,并且不受初始粉体和添加剂的密度、颗粒尺寸和形状的影响。进一步地,陶瓷介质体表面包覆的钛酸钡的粉体的厚度为5nm。进一步地,所述排胶烧结在陶瓷晶粒发育充分的钛酸钡半导体陶瓷表面涂覆金属氧化物后再进行热处理,涂覆物与钛酸钡形成低共熔相,沿晶界扩散,在晶界处形成固溶体的绝缘层,最后再被银、烧银以及焊引线得到边界层陶瓷层电容器。进一步地,层压切割包括装带前清洁,查阅工单,装袋,封袋,按要求设定层压曲线,放入层压机中进行层压,层压后进行切割。层压切割保证了陶瓷介质膜片之间的平整压紧无空隙。本专利技术与现有技术相比,具有如下的优点和有益效果:本专利技术通过在外电极与陶瓷介电体之间加设塑料层,可以有效防止由金属端产生的裂纹不断延伸至介电陶瓷,避免严重影响多层陶瓷电容器的性能,延长陶瓷电容器的寿命,同时,可以在一定程度上对金属端产生裂痕的陶瓷电容器进行修复。附图说明此处所说明的附图用来提供对本专利技术实施例的进一步理解,构成本申请的一部分,并不构成对本专利技术实施例的限定。在附图中:图1为本专利技术结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本专利技术作进一步的详细说明,本专利技术的示意性实施方式及其说明仅用于解释本专利技术,并不作为对本专利技术的限定。实施例如图1所示,防裂痕产生的多层片式瓷片电容的制作方法,包括下列依次实施的步骤:瓷桨制备,流延成膜,层压切割,排胶烧结,倒角,无损探伤,封端烧银,电镀,电压处理,测试;其中,将预制好的陶瓷浆料通过流延方式制成厚度小于10μm陶瓷介质薄膜,然后再介质薄膜上印刷内电极,并将印有内电极的陶瓷介质膜片交替叠合热压,形成多个电容器并联,并在多个电容器并联形成的陶瓷介质体表面包覆上钛酸钡的粉体,在1470℃高温下一次烧结成为一个不可分割的整体芯片,之后在整体芯片的安装外电极的两端设置一层0.1mm的塑料层。陶瓷介质体表面包覆上钛酸钡的粉体的方法是,以钛酸四丁脂、草酸乙醇和乙酸钡为原料,制得110nm~130nm的钛酸钡粉体,然后将钛酸钡粉体加入pH为10的硅溶胶中,使二氧化硅物质的量占钛酸钡物质的量的2%,经过滤干燥后即可得到陶瓷介质体包覆上钛酸钡的粉体。陶瓷介质体表面包覆的钛酸钡的粉体的厚度为5nm。排胶烧结在陶瓷晶粒发育充分的钛酸钡半导体陶瓷表面涂覆金属氧化物后再进行热处理,涂覆物与钛酸钡形成低共熔相,沿晶界扩散,在晶界处形成固溶体的绝缘层,最后再被银、烧银以及焊引线得到边界层陶瓷层电容器。以上所述的具体实施方式,对本专利技术的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本专利技术的具体实施方式而已,并不用于限定本专利技术的保护范围,凡在本专利技术的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本专利技术的保护范围之内。本文档来自技高网...
防裂痕产生的多层片式瓷片电容的制作方法

【技术保护点】
防裂痕产生的多层片式瓷片电容的制作方法,其特征在于,包括下列依次实施的步骤:瓷桨制备,流延成膜,层压切割,排胶烧结,倒角,无损探伤,封端烧银,电镀,电压处理,测试;其中,将预制好的陶瓷浆料通过流延方式制成厚度小于10μm陶瓷介质薄膜,然后再介质薄膜上印刷内电极,并将印有内电极的陶瓷介质膜片交替叠合热压,形成多个电容器并联,并在多个电容器并联形成的陶瓷介质体表面包覆上钛酸钡的粉体,在1470℃高温下一次烧结成为一个不可分割的整体芯片,之后在整体芯片的安装外电极的两端设置一层0.1mm的塑料层。

【技术特征摘要】
1.防裂痕产生的多层片式瓷片电容的制作方法,其特征在于,包括下列依次实施的步骤:瓷桨制备,流延成膜,层压切割,排胶烧结,倒角,无损探伤,封端烧银,电镀,电压处理,测试;其中,将预制好的陶瓷浆料通过流延方式制成厚度小于10μm陶瓷介质薄膜,然后再介质薄膜上印刷内电极,并将印有内电极的陶瓷介质膜片交替叠合热压,形成多个电容器并联,并在多个电容器并联形成的陶瓷介质体表面包覆上钛酸钡的粉体,在1470℃高温下一次烧结成为一个不可分割的整体芯片,之后在整体芯片的安装外电极的两端设置一层0.1mm的塑料层。2.根据权利要求1所述的防裂痕产生的多层片式瓷片电容的制作方法,其特征在于,陶瓷介质体表面包覆上钛酸钡的粉体的方法是,以钛酸四丁脂、草酸乙醇和乙酸钡为原料,制得110nm~130nm的钛酸钡粉体,然后将钛酸...

【专利技术属性】
技术研发人员:周正高
申请(专利权)人:周正高
类型:发明
国别省市:四川,51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1