一种FLASH‑DRAM混合存储器模块制造技术

一种能够连接到主系统的存储控制器集线器(MCH)的存储器模块，包括非易失存储子系统，连接至该非易失存储子系统的数据管理器，连接至该数据管理器并通过该数据管理器可用于与非易失存储子系统交换数据的易失存储子系统，以及可用于接收来自MCH的命令的控制器，该控制器基于该命令管理MCH、易失存储子系统或非易失存储子系统中的任意两个或两个以上间的数据传输。

【技术实现步骤摘要】
一种FLASH-DRAM混合存储器模块优先权声明本专利技术申请要求享有以下申请的优先权：2011年7月28日提交的申请号为61/512,6871的美国临时专利申请；2012年7月26日提交的申请号为13/559,476的美国专利申请，其为要求2007年6月1日提交的申请号为60/941,586的美国临时专利申请的优先权的2008年6月2日提交的申请号为12/131,873的美国专利继续申请的2008年9月29日提交的申请号为12/240,916的美国专利申请的部分继续申请。上述申请的全部内容都以引用的方式并入到本申请中。本专利技术申请也可能被认为与2012年6月28日提交的且在此共同拥有的申请号为13/536,173的共同审理中的美国专利申请有关。
本专利技术涉及计算机存储设备，特别地，涉及采用不同类型存储设备，如Flash和随机存取存储器(RandomAccessMemories，RAM)，的设备。
技术介绍
随着技术进步，以及便携式计算设备，如平板笔记本电脑，的使用的增加，更多的数据需要在数据中心间传输，并输入/输出给终端用户。在许多情况下，数据中心通过聚集多个联网服务器建立，以提高性能。虽然有许多类型的对于应用预期类型而言特定的联网服务器，但是基本概念通常是通过动态地分配计算和存储资源来提高服务器性能。今年来，服务器技术已经发展为针对特定应用，如“金融交易”(例如，记点服务计划、银行同业交易、证据市场交易)、“科学计算”(例如，流体动力学汽车和船舶设计、天气预报、石油和天然气勘探)、“医疗诊断”(例如，基于模糊逻辑的诊断、医用数据处理)、“简单的信息共享和搜索”(例如，网页搜索、零售商店网站、公司主页)、“电子邮件”(信息分发和存档)、“安全服务”、“娱乐”(例如，视频点播)，等等。然而，由于高速CPU(中央处理单元)不能在相对低速的存储或内存子系统内外有效地传输数据，特别是由于数据通常通过CPU输入/输出(I/O)通道传输，因此所有这些应用都要承受相同的信息传输瓶颈。图1所示的配置举例说明了由于CPU的数据传输限制，这种限制与主存储器(例如，硬盘(HardDisk，HD)或固态驱动器(SolidStateDrive，SSD))和内存子系统(例如，与前端总线(FrontSideBusFSB)连接的动态随机访问存储器双列直插式内存模块(DynamicRandomAccessMemoryDualIn-lineMemoryModule，DRAMDIMM))间的数据传输有关。在图1所示的配置中，传统存储器配置的SSD/HD和DRAMDIMM通过单独的存储器控制端口(未显示)连接至CPU。图1特别地通过双箭头显示了计算机或服务器主存储器(SSD/HD)与DRAMDIMM间的数据流路径。由于SSD/HD数据I/O和DRAMDIMM数据I/O受CPU控制，CPU需要分配其处理周期来控制这些I/O，这可能包括了CPU周期性执行的中断请求(InterruptRequest，IRQ)服务。可以理解的是，CPU分配越多的时间来控制数据传输流量，CPU不得不用越少的时间执行其他任务。因此，服务器的整体性能将随着CPU耗费在执行数据传输上的时间的增加而恶化。已经有多种不同的方法来增加进出主存储器，如SSD/HS，到局部存储器，如DRAMDIMM的数据传输吞吐率。在如图2所示的一个实施例中，飞索半导体(Spansion)开发的EcoRAMTM提供了一种假定了DIMM实体尺寸的基于存储SSD的系统。EcoRAMTM由Flash存储器和使用DRAM用作数据缓冲的相对小的存储容量组成。虽然SSD/HD通常通过SATA(serialATattachment，串行高级技术附件)、USB(UniversalSerialBus，通用串行总线)或PCI-E(PeripheralComponentInterfaceExpress，外围组件接口快速)连接，但是EcoRAMTM通过高速接口，如HT(HyperTransport，超传输)接口，连接至CPU(中央处理单元)，因此这种配置方式相比基于标准SSD的系统能够提供更高的吞吐率。例如，相比于使用标准PCI-E总线的NANDSSD存储子系统400MB/s的读速率，EcoRAMTM的读随机访问吞吐率接近3GB/s。这是7.5倍的性能提升。然而，写随机访问吞吐率的性能提升小于2倍(EcoRAM为197MB/s，NANDSSD为104MB/s)。这主要是由于写速率不可能比NANDFlash的写访问时间快。图2是使用具有标准DIMM的SSD的EcoRAMTM的一个实施例，其可以连接至FSB(前端总线)。然而，由于DRAM和Flash的接口协议不同，占用了其中一个服务器CPU插槽的接口设备(EcoRAMAcceleratorTM)被使用，并因此通过减少可用CPU插槽的数量进一步降低服务器性能，并相应地降低整体计算效率。由于读写操作间数据传输吞吐率的巨大不同导致的CPU总线的有限利用，服务器的性能将进一步受到负面影响。EcoRAMTM架构使得CPU将FlashDIMM控制芯片认作具有大量可供CPU访问的存储空间的处理器。通常，Flash系统的访问速率受到以下四方面限制：Flash存储器的读/写速率；CPU的FSB总线速率和性能；FlashDIMM控制其的固有延长；HT互连速率和取决于CPU和FlashDIMM控制器芯片中的HT接口控制器的性能。已经公开的文献结果表明由于读操作的最大吞吐率为1.56GBs，写操作的最大吞吐率为104MBs，上述缺点是明显的。这些速率为工作在400MHz的DRAM读访问速率的25％，和DRAM写访问速率的1.7％。读操作和写操作间访问速率(15到1)的不同突出了这种结构的主要缺点。由于DRAM技术比Flash存储器技术进步得快得多，这种类型架构和JEDEC标准DRAMDIMM间的访问速率的差别预计将越来越大。
技术实现思路
本专利技术的一方面提供一种能够连接到主系统的存储控制器的存储器模块。该存储器模块包括非易失存储子系统，数据管理器，其连接至所述非易失存储子系统；易失存储子系统，其连接至所述数据管理器，并可操作，以通过该数据管理器与所述非易失存储子系统交换数据；控制器，其可操作，以接收来自所述存储控制器的命令，该控制器管理(1)所述非易失存储子系统的运作、(2)所述易失存储子系统的运作以及(3)基于至少一个接收到的来自所述存储控制器的命令在所述存储控制器、所述易失存储子系统或所述非易失存储子系统中的任意两个或两个以上之间的数据传输。本专利技术的另一方面提供一种通过存储控制器管理存储器模块的方法，该存储器模块包括易失和非易失存储子系统。该方法包括接收来自存储控制器的控制信息，其中，该控制信息使用易失存储子系统的协议接收。该方法还包括识别用于使用接收到的控制信息将数据传入或传出该存储器模块的数据通路，使用该存储器模块的数据管理器和控制器基于至少一个接收到的控制信息和识别的数据通路在存储控制器、易失存储子系统和非易失存储子系统中的任意两个或两个以上间传输数据。在本专利技术的存储器模块中，所述数据管理器用于响应接收到的来自控制器的至少一个控制信号和控制信息来控制数据流速率、数据传输大小、数据缓存本文档来自技高网...

【技术保护点】
一种可连接到主系统的存储控制器的存储器模块，包括：非易失存储子系统；数据管理器，其连接至所述非易失存储子系统；易失存储子系统，其连接至所述数据管理器，并可操作，以通过该数据管理器与所述非易失存储子系统交换数据；控制器，其可操作，以接收来自所述存储控制器的命令并且产生命令和/或控制信号以管理(1)所述非易失存储子系统的运作、(2)所述易失存储子系统的运作以及(3)基于至少一个接收到的来自所述存储控制器的命令在所述存储控制器、所述易失存储子系统或所述非易失存储子系统中的任意两个或两个以上之间的数据传输，其中：所述存储器模块配置为使得所述主系统的存储控制器与所述非易失存储子系统之间没有直接访问；所述控制器利用地址空间信息映射所述易失存储子系统和所述非易失存储子系统中的至少一个的存储地址空间，其中所述地址空间信息是通过所接收的来自所述存储控制器的命令而接收到的；所述易失存储子系统和非易失存储子系统中的所述至少一个包括一个或多个存储段，每个存储段包括至少一个存储电路、存储设备或存储晶粒；且所述数据管理器被配置为具有两组或两组以上数据端口的双向数据传输结构，所述两组或两组以上数据端口中的第一组数据端口连接到所述易失存储子系统，所述两组或两组以上数据端口中的第二组数据端口连接到所述非易失存储子系统，所述两组或两组以上数据端口能够由所述数据管理器操作，以向所述易失存储子系统或所述非易失存储子系统的一个或多个存储段传入或传出数据。...

【技术特征摘要】
2011.07.28 US 61/512,871;2012.07.26 US 13/559,4761.一种可连接到主系统的存储控制器的存储器模块，包括：非易失存储子系统；数据管理器，其连接至所述非易失存储子系统；易失存储子系统，其连接至所述数据管理器，并可操作，以通过该数据管理器与所述非易失存储子系统交换数据；控制器，其可操作，以接收来自所述存储控制器的命令并且产生命令和/或控制信号以管理(1)所述非易失存储子系统的运作、(2)所述易失存储子系统的运作以及(3)基于至少一个接收到的来自所述存储控制器的命令在所述存储控制器、所述易失存储子系统或所述非易失存储子系统中的任意两个或两个以上之间的数据传输，其中：所述存储器模块配置为使得所述主系统的存储控制器与所述非易失存储子系统之间没有直接访问；所述控制器利用地址空间信息映射所述易失存储子系统和所述非易失存储子系统中的至少一个的存储地址空间，其中所述地址空间信息是通过所接收的来自所述存储控制器的命令而接收到的；所述易失存储子系统和非易失存储子系统中的所述至少一个包括一个或多个存储段，每个存储段包括至少一个存储电路、存储设备或存储晶粒；且所述数据管理器被配置为具有两组或两组以上数据端口的双向数据传输结构，所述两组或两组以上数据端口中的第一组数据端口连接到所述易失存储子系统，所述两组或两组以上数据端口中的第二组数据端口连接到所述非易失存储子系统，所述两组或两组以上数据端口能够由所述数据管理器操作，以向所述易失存储子系统或所述非易失存储子系统的一个或多个存储段传入或传出数据。2.根据权利要求1所述的存储器模块，其特征在于，所述数据管理器响应接收到的来自控制器的至少一个控制信号和控制信息来控制数据流速率、数据传输大小、数据缓存大小、数据错误监测以及数据错误纠正中的一个或多个。3.根据权利要求1所述的存储器模块，其特征在于，所述数据管理器基于接收到的来自所述控制器的指令控制所述存储控制器、所述易失存储子系统或所述非易失存储子系统中的任意两个或两个以上间的数据通信。4.根据权利要求3所述的存储器模块，其特征在于，所述数据通信控制涉及数据流速率、数据传输大小、数据缓存大小、数据传输位宽、格式信息、数据流方向和数据传输起始时间中的任意一个或多个。5.根据权利要求1所述的存储器模块，其特征在于，所述控制器响应接收到的来自所述存储控制器的命令和所述存储器模块的存储地址空间初始化信息中的至少一个来配置所述易失存储子系统的第一存储地址空间和所述非易失存储子系统的第二存储地址空间中的至少一个。6.根据权利要求1所述的存储器模块，其特征在于，所述易失存储子系统包括DRAM存储器。7.根据权利要求1所述的存储器模块，其特征在于，所述数据管理器还包括数据缓存，所述数据缓存用以缓存传入或传出所述非易失存储子系统的数据。8.根据权利要求1所述的存储器模块，其特征在于，所述数据管理器还包括数据缓存和数据格式模块，所述数据缓存用以缓存传入或传出所述非易失存储子系统的数据，所述数据格式模块配置为根据接收到的来自所述控制器的控制信息，将在所述存储控制器、所述易失存储子系统和所述非易失存储子系统中的任意两个或更多个之间传输的数据格式化。9.根据权利要求1所述的存储器模块，其特征在于，所述控制器包括易失存储控制器，所述易失存储控制器可操作，以产生独立于来自所述存储控制器的命令的命令。10.根据权利要求9所述的存储器模块，其特征在于，所述控制器可操作以当接收到来自所述存储控制器的命令时，管理所述易失存储控制器以中止其操作。11.根据权利要求9所述的存储器模块，其特征在于，所述控制器可操作以当接收到来自所述存储控制器的命令时，使操作流水化，从而停止或完成该操作。12.一种通过存储控制器管理存储器模块的方法，该存储器模块包括易失存储子系统和非易失存储子系统，该方法包括：接收来自所述存储控制器的控制信息，其中，该控制信息使用易失存储子系统的协议接收；识别数据通路，该数据...

【专利技术属性】
技术研发人员：李贤，陈季硕，杰弗里·C·索罗蒙，斯科特·米尔顿，杰西·巴克塔，
申请(专利权)人：奈特力斯公司，
类型：发明
国别省市：美国,US