高电源抑制比的低压差线性稳压器制造技术

本发明专利技术提供了一种高电源抑制比的低压差线性稳压器，包括：分压单元用于产生一分压信号；比较单元，包括两个输入端和一个输出端，其中一个输入端耦接分压单元，用于接收分压信号，另一输入端用于接收基准电压信号，输出端用于输出根据分压信号和基准电压信号的放大电压信号；升压单元，耦接比较单元的输出端，用于提供一个开关信号；开关单元，耦接比较单元的输出端、分压单元以及升压单元，用于响应开关信号，接收并根据放大电压信号输出降压信号，开关单元包括第一NMOS管，第一NMOS管的栅极耦接比较单元的输出端，漏极耦接第一电压信号，源极耦接分压单元。本发明专利技术通过升压单元和第一NMOS管，可以提供高电源抑制比，输出平稳的降压信号，减小噪音输出。

Low voltage differential linear regulator with high power supply rejection ratio

The present invention provides low dropout linear regulator, a high power supply rejection ratio includes: a voltage dividing unit for generating a voltage signal; a comparison unit includes two inputs and one output, one input end is coupled to a voltage dividing unit for receiving the pressure signal, another input for receiving a reference voltage signal, the output for the output voltage signal is amplified according to the differential pressure signal and a reference voltage signal; a boosting unit, coupled with the output end of the comparing unit is used to provide a switch signal; a switching unit is coupled to the output of the comparing unit, terminal voltage division unit and boosting unit, in response to receiving the switch signal according to the amplified voltage signal output voltage signal, the switch unit comprises a first NMOS transistor, the first gate coupling NMOS tube connected with the output terminal of the comparing unit drain coupled to a first voltage signal source An extremely coupled voltage division unit. Through the boost unit and the first NMOS tube, the invention can provide a high power supply rejection ratio, a stable output voltage signal and a reduced noise output.

【技术实现步骤摘要】
高电源抑制比的低压差线性稳压器
本专利技术涉及低压差线性稳压器设备
，特别涉及一种高电源抑制比的低压差线性稳压器。
技术介绍
LDO即lowdropoutregulator，是一种低压差线性稳压器。如图1所示，现有的低压差线性稳压器一般由PMOS开关管、分压电阻R1和R2、比较放大器组成。其原理是：分压电压耦接比较放大器的一输入端，与加在另一输入端的基准电压相比较，两者的差值经比较放大器放大后，控制PMOS开关管的压降，从而稳定输出电压。若要提升产品性能，往往会通过降低输出噪声的方向上研究，但是该电路在频率为107HZ时，输出的噪音较输入的噪音反而变得更大，其原因主要有三条线路来源：线路1是由于PMOS管内部存在耦合电容，VOUT输出受该耦合电容影响；线路2是由于比较放大器的内部也存在耦合电容，VA的电压受该耦合电容影响无法跟随VDD，造成PMOS的vgs(VDD-VA)不断随VDD抖动；线路3是噪音经由VVD影响VA，又影响VOUT。
技术实现思路
本专利技术提供一种高电源抑制比的低压差线性稳压器，解决上述的问题。为解决上述问题，本专利技术实施例提供一种高电源抑制比的低压差线性稳本文档来自技高网...

【技术保护点】
一种高电源抑制比的低压差线性稳压器，其特征在于，包括分压单元、比较单元、升压单元以及开关单元；分压单元，用于产生一分压信号；比较单元，包括两个输入端和一个输出端，其中一个输入端耦接所述分压单元，用于接收所述分压信号，另一输入端用于接收基准电压信号，输出端用于输出根据分压信号和基准电压信号的放大电压信号；升压单元，耦接所述比较单元的输出端，用于提供一个开关信号；开关单元，耦接所述比较单元的输出端、所述分压单元以及升压单元，用于响应所述开关信号，接收并根据所述放大电压信号输出降压信号，所述开关单元包括第一NMOS管，第一NMOS管的栅极耦接所述比较单元的输出端，漏极耦接第一电压信号，源极耦接所述分...

【技术特征摘要】
1.一种高电源抑制比的低压差线性稳压器，其特征在于，包括分压单元、比较单元、升压单元以及开关单元；分压单元，用于产生一分压信号；比较单元，包括两个输入端和一个输出端，其中一个输入端耦接所述分压单元，用于接收所述分压信号，另一输入端用于接收基准电压信号，输出端用于输出根据分压信号和基准电压信号的放大电压信号；升压单元，耦接所述比较单元的输出端，用于提供一个开关信号；开关单元，耦接所述比较单元的输出端、所述分压单元以及升压单元，用于响应所述开关信号，接收并根据所述放大电压信号输出降压信号，所述开关单元包括第一NMOS管，第一NMOS管的栅极耦接所述比较单元的输出端，漏极耦接第一电压信号，源极耦接所述分压单元。2.根据权利要求1所述的高电源抑制比的低压差线性稳压器，其特征在于，还包括降噪单元，所述降噪单元包括第二NMOS管，所述第二NMOS管...

【专利技术属性】
技术研发人员：王智扬，
申请(专利权)人：杭州洪芯微电子科技有限公司，
类型：发明
国别省市：浙江,33