用于阻变存储装置的高压发生电路制造方法及图纸

提供了一种用于阻变存储装置的高压发生电路。所述高压发生电路包括与半导体衬底间隔开并且与半导体衬底电绝缘的电容器。与电容器电连接的开关器件与半导体衬底电绝缘。

【技术实现步骤摘要】
用于阻变存储装置的高压发生电路相关申请的交叉引用本申请要求2012年12月14日向韩国知识产权局提交的申请号为10-2012-0146384的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术构思涉及一种升压电路，更具体而言，涉及一种用于阻变存储装置的高压发生电路。
技术介绍
高压发生电路是配置成将输入电压升压到期望的电平并且输出升高的电压的电路。图1是有关的高压发生电路的示意图。首先，当第一开关S1和第三开关S3闭合时，具有输入电压电平的电源电压VDD充电到电容器CAP中。随后，当第一开关S1和第三开关S3打开并且第二开关S2闭合时，值VDD*C充电到电容器CAP中并且保持在电容器CAP中。假定没有输出负载，则可以获得为输入电压VDD两倍的输出电压。在半导体集成电路中，高压发生电路一般使用MOS晶体管和MOS电容器来形成。由于MOS器件用在高压发生电路中，所以只能使用硅衬底来制造高压发生电路。构成MOS晶体管和MOS电容器的栅氧化物层具有低介电常数。因此，一般的高压发生电路的占据面积不可避免地与输出电平成比例地增加。阻变存储装置（尤其是相变随机存取存储器（PCRAM）装置）需要大量的电流以转变相变材料的结晶状态，因而用于操作芯片中的存储器单元所需的电压电平不得不增加。用于操作PCRAM单元所需的高压发生电路形成在外围电路区中，以下将参照图2来描述。图2是有关的阻变存储装置（例如，PCRAM器件）的示意图。半导体衬底101包括通过器件隔离层来限定的单元区C和外围电路区P，并且存储器单元107形成在单元区C中。更具体地，多个单位存储器单元107形成在单元区C的有源区105上，并且每个单位存储器单元107经由插塞与位线109电连接。有源区105经由字线接触111和虚设图案113与字线115电连接。附图标记103表示阱区，附图标记117表示全局位线。外围电路区P可以包括用于产生高压的电容器区Cap、晶体管区Tr以及逻辑电路区Tr-L。如图2中所示，形成在高压发生区Cap和Tr中的电容器和晶体管是基于硅衬底的MOS器件。然而，MOS晶体管的栅氧化物层具有非常低的介电常数，因而MOS电容器的尺寸不可避免地随着输出电压电平的增加而增加。在近来研究的PCRAM中，芯片中的存储电容器（reservoircapacitor）的面积份额大约为17.2%，并且存储电容器在外围电路区的面积份额大约为34.7%。芯片中的高压发生电路的面积份额大约为8.4%，并且高压发生电路在外围电路区的面积份额大约为16.9%。因此，外围电路区的由存储电容器和高压发生电路占据的面积大约为51.6%。半导体器件已经高度地集成并且越来越小型化，因而需要减小外围电路区的占据面积或尺寸。
技术实现思路
一种用于阻变存储装置的示例性高压发生电路可以包括：电容器，所述电容器与半导体衬底间隔开，并且与半导体衬底电绝缘；以及开关器件，所述开关器件与半导体衬底间隔开并且与半导体衬底电绝缘，所述开关器件与电容器电连接。一种示例性高压发生单元可以包括：第一金属电容器，所述第一金属电容器接收内部电压；第一金属二极管型开关器件，所述第一金属二极管型开关器件将内部电压或者前一级的高压发生单元的输出电压传送到第一金属电容器的输出端子；第二金属二极管型开关器件，所述第二金属二极管型开关器件连接在第一金属电容器的输出端子和高压发生单元的输出端子之间；以及第二金属电容器，所述第二金属电容器连接在高压发生单元的输出端子和内部电压的供应端子之间。在以下标题为“具体实施方式”的部分描述这些和其它的特点、方面以及实施方式。附图说明从如下结合附图的详细描述中将更加清楚地理解本公开主题的以上和其它的方面、特征以及其它的优点，其中：图1是有关的高压发生电路的示意图；图2是有关的阻变存储装置的示意图；图3是说明阻变存储装置的示例性高压发生电路的图；图4是示例性金属电容器的示意图；图5是说明阻变存储器的示例性高压发生电路的图；图6是示例性的金属二极管的示意图；图7至图10是说明阻变存储装置的示例性高压发生电路的图；以及图11是说明示例性的高压发生单元的配置的图。具体实施方式在下文中，将参照附图来更详细地描述示例性实施方式。本文参照示例性实施方式（和中间结构）的示意性说明来描述示例性实施方式。如此，可以预料到图示的形状变化是例如制造技术和/或公差的结果。因而，示例性实施方式不应解释为局限于本文说明的区域的特定形状，而应解释为包括产生于例如制造的形状差异。在附图中，为了清楚起见，可以夸大层和区域的长度和尺寸。相似的附图标记在附图中表示相似的元件。还可以理解的是：当提及一层在另一层或衬底“上”时，其不仅可以是直接在其它的层或衬底上，也可以存在中间层。图3是说明根据本专利技术构思的示例性实施方式的阻变存储装置的高压发生电路的图。半导体衬底201通过器件隔离层被分成单元区C和外围电路区P。多个单位存储器单元207形成在有源区205上，有源区205形成在阱203中。这里，每个单位存储器单元207可以具有包括接入器件、下电极、相变材料层或上电极的层叠结构，但是，单位存储器单元的结构不局限于此。单位存储器单元207与相应的位线209电连接。有源区205经由字线接触211和虚设图案213与字线215连接。位线209以指定数目为单位与全局位线217连接。外围电路区P可以包括：被配置成产生高压的电容器区Cap、开关器件区Tr以及逻辑电路区Tr_L。具体地，在电容器区Cap（图3所示）中，金属电容器10可以与半导体衬底201间隔开，并且与半导体衬底201电绝缘。金属电容器10可以具有电介质层D11插入在第一金属层M11（下金属层）和第二金属层M12（上金属层）之间的结构，并且被称作为金属-绝缘体-金属（MIM）电容器。金属电容器10可以具有例如图4中所示的各种结构。如图4（a）所示的金属电容器10具有层叠了金属层M21、第一电介质层D21、多晶硅层P21以及第二金属层M22的结构。如图4（b）所示的金属电容器10具有层叠了第一金属层M31、第一多晶硅层P31、电介质层D31、第二多晶硅层P32以及第二金属层M32的结构。如图4（c）中所示的金属电容器10具有层叠了第一金属层M41、多晶硅层P41、电介质层D41以及第二金属层M42的结构。金属电容器10的结构不局限于图3和图4的结构，将电介质层插入在一对金属层之间的所有结构都可以应用于金属电容器10。当金属电容器用作高压发生电路的电容器时，可以引入具有高介电常数的电介质层。因此，可以提供具有高储存性能的小尺寸电容器。另外，金属电容器具有良好的线性和低寄生电容。以下表1说明根据电介质材料的介电常数的电容值。[表1]电介质材料介电常数SiO23.7Al2O38SBT250从表1中可以看出，Al2O3或SBT具有比SiO2高的介电常数。例如，如果MOS电容器实施成10μm×10μm的面积，则电容值大约为0.664pF。如果使用Al2O3来实施金属电容器，则观察到电容值大约为1.461pF。因此，可以看出在相同的面积下金属电容器具有大约为MOS电容器的电容值的2.2倍的电容值。因此，使用具有高介电常数的材料来实施金属电容器，从而可以配置具有小尺寸和良好效率的高压发本文档来自技高网...

【技术保护点】
一种用于阻变存储装置的高压发生电路，所述电路产生存储器单元的操作电压，所述高压发生电路包括：电容器，所述电容器与半导体衬底间隔开，并且与所述半导体衬底电绝缘；以及开关器件，所述开关器件与所述半导体衬底间隔开并且与所述半导体衬底电绝缘，所述开关器件与所述电容器电连接，其中，所述电容器包括金属‑绝缘体‑金属电容器。

【技术特征摘要】
2012.12.14 KR 10-2012-01463841.一种用于阻变存储装置的高压发生电路，所述电路产生存储器单元的操作电压，所述高压发生电路包括：电容器，所述电容器与半导体衬底间隔开，并且与所述半导体衬底电绝缘；以及开关器件，所述开关器件与所述半导体衬底间隔开并且与所述半导体衬底电绝缘，所述开关器件与所述电容器电连接，其中，所述电容器包括金属-绝缘体-金属电容器。2.如权利要求1所述的高压发生电路，其中，所述金属-绝缘体-金属电容器包括：第一金属层，第一电介质层，所述第一电介质层形成在所述第一金属层上，多晶硅层，所述多晶硅层形成在所述第一电介质层上，以及第二金属层，所述第二金属层形成在所述多晶硅层上。3.如权利要求1所述的高压发生电路，其中，所述金属-绝缘体-金属电容器包括：第一金属层，第一多晶硅层，所述第一多晶硅层形成在所述第一金属层上，第一电介质层，所述第一电介质层形成在所述第一多晶硅层上，第二多晶硅层，所述第二多晶硅层形成在所述第一电介质层上，以及第二金属层，所述第二金属层形成在所述第二多晶硅层上。4.如权利要求1所述的高压发生电路，其中，所述金属-绝缘体-金属电容器包括：第一金属层，多晶硅层，所述多晶硅层形成在所述第一金属层上，电介质层，所述电介质层形成在所述多晶硅层上，以及第二金属层，所述第二金属层形成在所述电介质层上。5.如权利要求1所述的高压发生电路，其中，所述存储器单元是阻变存储器单元，所述金属-绝缘体-金属电容器在形成有所述阻变存储器单元的位线的层上形成。6.如权利要求1所述的高压发生电路，其中，所述开关器件是金属二极管。7.如权利要求6所述的高压发生电路，其中...

【专利技术属性】
技术研发人员：朴海赞，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR