一种带隙基准参考源电路制造技术

本发明专利技术公开了一种带隙基准参考源电路，包括：第一P型晶体管、第二P型晶体管、第三P型晶体管、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和差分放大器；差分放大器的第一端与第四电阻和第二电阻之间的连接节点相连，差分放大器的第二端与第五电阻和第一电阻之间的连接节点相连；差分放大器的第一端的电压与第二端的电压相同。该带隙基准参考源电路，通过选取适当的阻值，可以得到小于1V的带隙基准电压，并可以使得当VDD小于1V时也保证带隙基准参考源电路正常工作。同时，可以消除温度引起漏源电压变化，从而降低沟道调制效应的影响。

【技术实现步骤摘要】
一种带隙基准参考源电路
本专利技术涉及集成电路设计
，特别涉及一种带隙基准参考源电路。
技术介绍
带隙基准参考源电路广泛地应用于模拟电路中，提供一个与工艺、电压和温度无关的电压，该电压可用于温度检测电路、数据转换器、低压差线性稳压器等电路中。在深亚微米工艺下，芯片的集成度越来越高，电源电压越来越低，芯片内部电源最小值已经小于1V，而传统带隙基准源电路的最小工作电压大于1V，不能满足先进工艺下的低电压工作要求。因此，需要设计一款低压工作带隙基准源，使得参考电路可以在1V电源条件下安全稳定工作。在现有的技术实现中，主要采用电流模结构基准源，利用反馈环路产生与电阻温度系数成反比的电流，该电流通过相同类型电流源进行按比例镜像，在镜像过程中，由于器件的沟道调制效应会引起电流比值的误差，降低基准的精度；同时，由于电路中双极型晶体管的基极-发射极电压VBE随温度变化较大，导致不能采用N型器件作为放大器的输入器件，因此，基准的最小工作电压通常大于1V。现有技术存在以下缺点：电路在正常工作条件下，得到一个零温度系数的电压；为了满足运放的输入共模范围，最小工作电压大于1V；电流按比例镜像过程中，因为MOS器件的沟道调制效应，使得镜像电流随温度的变化产生由沟道调制引起的偏差，进一步恶化基准参考电压的绝对精度。公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
本专利技术的目的在于提供一种带隙基准参考源电路，从而克服现有带隙基准参考源电路工作电压过大的缺陷。本专利技术实施例提供的一种带隙基准参考源电路，包括：第一P型晶体管、第二P型晶体管、第三P型晶体管、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和差分放大器；所述第一P型晶体管的源极、第二P型晶体管的源极、第三P型晶体管的源极与电源相连，所述第一P型晶体管的栅极、第二P型晶体管的栅极、第三P型晶体管的栅极相互连接；所述第一P型晶体管的漏极依次串接所述第四电阻、第二电阻后与所述第一三极管的发射极相连；所述第二P型晶体管的漏极依次串接所述第五电阻、第一电阻、第三电阻后与所述第二三极管的发射极相连；所述第三P型晶体管的漏极通过所述第六电阻与所述第三三极管的发射极相连；所述第一三极管的基极、第二三极管的基极、第三三极管的基极相连并接地，且所述第一三极管的集电极、第二三极管的集电极、第三三极管的集电极相连并接地；所述第七电阻的一端与所述第三P型晶体管的漏极相连，另一端接地；所述差分放大器的第一端与所述第四电阻和所述第二电阻之间的连接节点相连，所述差分放大器的第二端与所述第五电阻和所述第一电阻之间的连接节点相连；所述差分放大器的第一端的电压与第二端的电压相同。在一种可能的实现方式中，所述差分放大器包括：第四P型晶体管、第五P型晶体管、第六P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管和第四N型晶体管；所述第四P型晶体管的源极、第五P型晶体管的源极和第六P型晶体管的源极与电源相连；所述第四P型晶体管的栅极与所述第一P型晶体管的栅极相连；所述第五P型晶体管的栅极与第六P型晶体管的栅极相连；所述第四P型晶体管的漏极与所述第四N型晶体管的漏极相连；所述第五P型晶体管的漏极与所述第一N型晶体管的漏极相连，所述第五P型晶体管的漏极还与所述第一P型晶体管的栅极相连；所述第六P型晶体管的漏极与所述第二N型晶体管的漏极相连，所述第六P型晶体管的漏极和栅极相连；所述第一N型晶体管的栅极为所述差分放大器的第一端，所述第二N型晶体管的栅极为所述差分放大器的第二端；所述第一N型晶体管的源极和所述第二N型晶体管的源极均与所述第三N型晶体管的漏极相连；所述第三N型晶体管的栅极与所述第四N型晶体管的栅极相连，并与所述第四N型晶体管的漏极相连；所述第三N型晶体管的源极与所述第四N型晶体管的源极相连并接地。在一种可能的实现方式中，所述第二电阻、第三电阻、第四电阻和第五电阻的温度系数大于所述第一电阻、第六电阻和第七电阻的温度系数。在一种可能的实现方式中，所述第二电阻的阻值与所述第三电阻的阻值相同。在一种可能的实现方式中，所述第四电阻的阻值与所述第五电阻的阻值相同。在一种可能的实现方式中，所述第一三极管、第二三极管、第三三极管均为PNP型三极管。在一种可能的实现方式中，所述第一P型晶体管与所述第二P型晶体管尺寸相等。在一种可能的实现方式中，所述第五P型晶体管与所述第六P型晶体管尺寸相等。本专利技术实施例提供的一种带隙基准参考源电路，通过选取适当的阻值，可以得到小于1V的带隙基准电压，并可以使得当VDD小于1V时也保证带隙基准参考源电路正常工作。同时，MP1、MP2的漏端电压与MP3的漏端电压一样，不随温度的变化而变化，消除温度引起漏源电压变化，从而有效解决由沟道调制效应引起的基准精度降低的技术问题。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为本专利技术实施例中带隙基准参考源电路的第一电路图；图2为本专利技术实施例中带隙基准参考源电路的第二电路图。具体实施方式下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保护范围并不受具体实施方式的限制。为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。另外，为了更好的说明本专利技术，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本专利技术同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件未作详细描述，以便于凸显本专利技术的主旨。根据本专利技术实施例，提供了一种带隙基准参考源电路，如图1所示，具体包括：第一P型晶体管MP1、第二P型晶体管MP2、第三P型晶体管MP3、第一三极管Q1、第二三极管Q2、第三三极管Q3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7和差分放大器。具体的，第一P型晶体管MP1的源极、第二P型晶体管MP2的源极、第三P型晶体管MP3的源极与电源VDD相连，第一P型晶体管MP1的栅极、第二P型晶体管MP2的栅极、第三P型晶体管MP3的栅极相互连接；本文档来自技高网...

【技术保护点】
一种带隙基准参考源电路，其特征在于，包括：第一P型晶体管、第二P型晶体管、第三P型晶体管、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和差分放大器；所述第一P型晶体管的源极、第二P型晶体管的源极、第三P型晶体管的源极与电源相连，所述第一P型晶体管的栅极、第二P型晶体管的栅极、第三P型晶体管的栅极相互连接；所述第一P型晶体管的漏极依次串接所述第四电阻、第二电阻后与所述第一三极管的发射极相连；所述第二P型晶体管的漏极依次串接所述第五电阻、第一电阻、第三电阻后与所述第二三极管的发射极相连；所述第三P型晶体管的漏极通过所述第六电阻与所述第三三极管的发射极相连；所述第一三极管的基极、第二三极管的基极、第三三极管的基极相连并接地，且所述第一三极管的集电极、第二三极管的集电极、第三三极管的集电极相连并接地；所述第七电阻的一端与所述第三P型晶体管的漏极相连，另一端接地；所述差分放大器的第一端与所述第四电阻和所述第二电阻之间的连接节点相连，所述差分放大器的第二端与所述第五电阻和所述第一电阻之间的连接节点相连；所述差分放大器的第一端的电压与第二端的电压相同。...

【技术特征摘要】
1.一种带隙基准参考源电路，其特征在于，包括：第一P型晶体管、第二P型晶体管、第三P型晶体管、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和差分放大器；所述第一P型晶体管的源极、第二P型晶体管的源极、第三P型晶体管的源极与电源相连，所述第一P型晶体管的栅极、第二P型晶体管的栅极、第三P型晶体管的栅极相互连接；所述第一P型晶体管的漏极依次串接所述第四电阻、第二电阻后与所述第一三极管的发射极相连；所述第二P型晶体管的漏极依次串接所述第五电阻、第一电阻、第三电阻后与所述第二三极管的发射极相连；所述第三P型晶体管的漏极通过所述第六电阻与所述第三三极管的发射极相连；所述第一三极管的基极、第二三极管的基极、第三三极管的基极相连并接地，且所述第一三极管的集电极、第二三极管的集电极、第三三极管的集电极相连并接地；所述第七电阻的一端与所述第三P型晶体管的漏极相连，另一端接地；所述差分放大器的第一端与所述第四电阻和所述第二电阻之间的连接节点相连，所述差分放大器的第二端与所述第五电阻和所述第一电阻之间的连接节点相连；所述差分放大器的第一端的电压与第二端的电压相同。2.根据权利要求1所述的带隙基准参考源电路，其特征在于，所述差分放大器包括：第四P型晶体管、第五P型晶体管、第六P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管和第四N型晶体管；所述第四P型晶体管的源极、第五P型晶体管的源极和第六P型晶体管的源极与电源相连；所述第四P型晶体管的栅极与所述第一P型晶体管的栅极...

【专利技术属性】
技术研发人员：李振国，张海峰，胡毅，何洋，杨小坤，靳嘉桢，
申请(专利权)人：北京智芯微电子科技有限公司，国网信息通信产业集团有限公司，国家电网公司，
类型：发明
国别省市：北京,11