电子芯片中的低差量部件制造技术

本申请涉及电子芯片中的低差量部件。提供一种制造包含低差量部件的电子芯片的方法，包括以下步骤：根据部件在测试半导体晶圆中的位置映射所述部件的平均差量；将每个芯片的每个部件与辅助校正元件相关联；根据初始映射，通过掩蔽激活校正元件与每个部件的连接。

【技术实现步骤摘要】
电子芯片中的低差量部件本申请要求于2016年6月28日提交的法国专利申请第16/56020号的优先权权益，通过参考在法律允许的最大程度上将其整体结合于此。
本公开内容涉及诸如集成电路的电子部件的制造，更具体地，本公开内容的目的在于在半导体晶圆内形成相对于彼此具有低差量(dispersion)的部件。
技术介绍
集成电子电路通常从其中形成有大量相同电子芯片的半导体晶圆来制造，所述芯片随后通常通过锯切来相互分离。电子芯片的制造包括大量的掩蔽步骤，具体操作根据每个掩模的图案来执行，例如掺杂注入、层蚀刻和连接层中的电连接。传统地，可以观察到晶圆的电子芯片包含诸如电容器、晶体管和存储单元的基础部件，它们显示出由制造引起的特定的特性差量。具体地，给定部件在不同的半导体晶圆中将不总是具有相同的值，在同一半导体晶圆的不同芯片中也不总是具有相同的值。在特定情况下，这种差量非常重要，例如在期望制造调谐电容器时。为了克服这种差量，在现有技术中使用许多解决方案，诸如：–对制造方法施加极其严格的约束：这是昂贵的，并且所得到的差量限制通常在晶圆内仅为±7％的量级；–对所得到的芯片进行分类并且拒绝坏芯片：如果拒绝差量大于±5％的所有芯片，则这会引起大于10％的效率损失；和/或–在制造结束时执行激光调整：这当然是昂贵且耗时的技术。因此，需要能够减小电子电路芯片的制造差量以增加制造效率并避免附加步骤(分类、激光调整…)的方法。
技术实现思路
因此，实施例提供了制造包含低差量部件的电子芯片的方法，该方法包括以下步骤：根据所述部件在测试半导体晶圆中的位置映射所述部件的平均差量；将每个芯片的每个部件与辅助校正元件相关联；根据初始映射，通过掩蔽激活校正元件到每个部件的连接。根据一个实施例，部件是电容器，并且校正元件是与主电容器共享电极的电容器。根据一个实施例，电容器形成在两个掺杂多晶硅层之间，并且提供有由连续的硅氧化物、氮化物和氧化物层形成的电介质。根据一个实施例，该方法提供步进重复掩蔽步长，掩膜版之一旨在确保辅助部件的连接或不连接，并且除正常的步进重复步长之外，所述掩膜版通过可变步长来偏移。实施例提供了一种包含电子芯片的半导体晶圆，每个芯片包括第一类型的至少一个部件，该部件与根据芯片在晶圆中的位置而连接或不连接的辅助校正部件相关联。根据一个实施例，第一类型的部件是电容器，并且辅助部件是与主电容器共享电极并且具有远小于主部件的表面积的辅助电容器，辅助电容器根据芯片在晶圆中的位置而连接或不连接。根据一个实施例，电容器是ONO类型的。实施例提供了一种集成电路芯片，通过锯切诸如上述的晶圆而得到。结合附图，在以下专门的实施例的非限制性描述中详细讨论前述和其他特征以及优势。附图说明图1示出了配置在晶圆的各个芯片中的调谐电容器的值，该值取决于这些芯片与晶圆中心的距离；图2示出了对晶圆的电容调整的策略；图3示出了差量补偿电容器结构的第一实施例；图4示出了通过硅晶圆上的步进重复方法所得到的图案的形状；以及图5示出了差量补偿电容器结构的第二实施例。具体实施方式在各个附图中，用相同的参考标号来指定相同的元件，并且进一步，各个附图不按比例绘制。为了清楚，仅示出和描述有助于理解所述实施例的那些步骤和元件。在本说明书中，为了易于理解，首先将仅考虑特定情况，其中调谐电容器具有硅氧化物-氮化物-氧化物三层作为电介质并且使得它们相对的电极由重掺杂多晶硅制成。这种电容器在这里将称为ONO电容器，并且例如可以用作RF电路的调谐电容器。然而，应该注意，这不是本文所述方法的唯一应用。本专利技术人研究了在半导体晶圆中传统制造的ONO电容器的电容的差量。图1在纵轴上示出了电容器C的值，以及在横轴上示出了与其中制造有至少一个ONO电容器的每个芯片的半导体晶圆的中心的距离r。可以看出，例如，如果电容值在芯片中心处为70pF，则其在芯片外围减小到近似为63pF的值。该实例是在具有200mm直径(8英寸)的晶圆的情况下给出的。图2示出了半导体晶圆的连续同心区域。应该注意，如果期望所有的ONO电容器在中心处以及晶圆外围处都具有相同的70pF值，则期望在图1的实例的情况下如下这样保持电容器：在中心处(添加0)，向位于第一环中的电容器添加1pF(添加1p)，向位于下一环中的电容器添加2pF(添加2p)，向位于下一环中的电容器添加3pF(添加3p)，向位于下一环中的电容器添加4pF(添加4p)，向位于下一环中的电容器添加5pF(添加5p)，向位于下一环中的电容器添加6pF(添加6p)，以及向位于最后一环中的电容器添加7pF(添加7p)。当然，这种划分为七个区域仅作为实例。可以选择更细的划分(更多区域)或者更粗的划分(更少区域)。如图3所示，这里提供形成每个电容器具有单个下部板10和多个上部板C、C1、C2、C3。下部板和上部板例如由掺杂多晶硅制成。上部板C具有能够在晶圆中心处提供期望电容(在本文给出的实例中为70pF)的主电容器C的表面积。在该实例中，上部板C1、C2、C3对应于分别具有4pF、2pF和1pF的电容的辅助电容器。第一连接金属化结构11在与下部板10的接触件与电容器的节点A之间延伸。连接金属化结构12、13、14和15在每个上部板C、C1、C2和C3上的接触件与焊盘22、23、24、25之间延伸。焊盘22、23、24、25在金属化结构20上方延伸，通过未示出的绝缘层将它们分离。金属化结构20通过连接件连接至电容器的第二节点。根据接触焊盘23、24、25是否放置为与金属化结构20接触，可以向电容器C添加与C1和/或C2和/或C3平行的电容器，这能够向基础电容器添加1pF至7pF的范围的值。这通过掩蔽来进行。对于所有焊盘23-25，在每个焊盘与金属化结构20之间形成或者不形成过孔33-35。所有焊盘22都通过过孔32连接至金属化结构20。应该注意，辅助电容器C1、C2、C3的上部板(它们可以连接或不连接)总是存在的事实，能够使制造简单化，以相同方式制造所有晶圆电容器。根据电容器定位的晶圆区域，仅修改对应于过孔33-35的限定步长的掩模。上述实例仅仅是实例，并且对应于单个掩模被用于制造晶圆的所有芯片的情况。应该注意，可以选择各个实施例以与电容器C平行地放置至少一个电容器C1、C2、C3。例如，连接件13-15可以中断或可以不中断。实际上，步进重复方法通常被用于制造集成电路：制造掩模或掩膜版，并且掩膜版从晶圆的一个区域移位到另一个区域。图4所示的每个正方形都对应于将重复的掩膜版的尺寸。每个正方形通常包括多个芯片，例如1000个。对应于图2的每个环形区域的正方向将包含相同值的电容器，并且该值将根据参照图2描述的区域(Add0)、(Add1p)、(Add2p)、(Add3p)、(Add4p)、(Add5p)、(Add6p)和(Add7p)从晶圆的中心偏移到外围。问题在于，当使用步进重复方法中，所有掩膜版图案是相同的，假设掩膜版从一个重复到下一重复无法修改。图5示出了辅助电容器校正连接的实施例。在图5的实例中，示出了四个电容器C、C1、C2、C3和后导电板10，后导电板10如前所述通过金属化结构11连接至节点A(电容器的第一电极)。例如作为实例所示，连接至电容器C、C1、C2、C3的每个上部导电本文档来自技高网...

【技术保护点】
一种制造包含低差量部件的电子芯片的方法，包括以下步骤：根据所述部件在测试半导体晶圆中的位置，映射所述部件的平均差量；将每个芯片的每个部件(C)与辅助校正元件(C、C1、C2、C3)相关联；根据所述映射，通过掩蔽激活所述校正元件到每个部件的连接。

【技术特征摘要】
2016.06.28 FR 16560201.一种制造包含低差量部件的电子芯片的方法，包括以下步骤：根据所述部件在测试半导体晶圆中的位置，映射所述部件的平均差量；将每个芯片的每个部件(C)与辅助校正元件(C、C1、C2、C3)相关联；根据所述映射，通过掩蔽激活所述校正元件到每个部件的连接。2.根据权利要求1所述的方法，其中，所述部件是电容器，并且所述校正元件是与主电容器共享电极(10)的电容器。3.根据权利要求2所述的方法，其中，所述电容器被形成在两个掺杂多晶硅层之间，并且被提供有由连续的硅氧化物、氮化物和氧化物层形成的电介质。4.根据权利要求1所述的方法，其中，制造方法...

【专利技术属性】
技术研发人员：F·塔耶，G·鲍顿，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国,FR