半导体器件及其制造方法技术
【技术实现步骤摘要】
半导体器件及其制造方法
本公开涉及半导体器件及其制造方法。
技术介绍
作为用于增加半导体器件的密度的按比例缩小技术中的一种，多栅晶体管已经被提出，其中鳍形或纳米线形的硅体形成在衬底上，然后栅极形成在硅体的表面上。这种多栅晶体管允许容易的按比例缩小，因为它使用三维沟道。此外，可以增强电流控制能力而不需要增加多栅晶体管的栅长度。此外，这可以有效地抑制短沟道效应(SCE)，短沟道效应(SCE)是沟道区域的电势受漏极电压影响的现象。
技术实现思路
实施方式提供具有改善的操作特性的半导体器件，以及用于制造具有改善的操作特性的半导体器件的方法。根据实施方式的一方面，提供一种用于制造半导体器件的方法，包括：在衬底上顺序地形成半导体层、第一牺牲层和第二牺牲层；图案化第二牺牲层以形成第二牺牲图案；在第二牺牲图案的两侧上分别形成间隔物图案，其中间隔物图案的间距是恒定的，并且间隔物图案的宽度是恒定的；去除第二牺牲图案；形成覆盖间隔物图案的掩模层；在掩模层上形成支持图案，其中支持图案的宽度大于间隔物图案的宽度，并且支持图案与间隔物图案的至少一部分交叠；将支持图案和间隔物图案转移到第一牺牲层上...
【技术保护点】
一种用于制造半导体器件的方法，所述方法包括：在衬底上顺序地形成半导体层、第一牺牲层和第二牺牲层；图案化所述第二牺牲层以形成第二牺牲图案；在所述第二牺牲图案的相反侧上分别形成间隔物图案，其中所述间隔物图案的间距是恒定的，并且所述间隔物图案的宽度是恒定的；去除所述第二牺牲图案；形成覆盖所述间隔物图案的掩模层；在所述掩模层上形成支持图案，其中所述支持图案的宽度大于所述间隔物图案的宽度，并且所述支持图案与所述间隔物图案的至少一部分交叠；将所述支持图案和所述间隔物图案转移到所述第一牺牲层上以形成牺牲栅极图案和牺牲支持图案；以及将所述牺牲栅极图案和所述牺牲支持图案转移到所述半导体层上以形成栅极和支持栅极。
【技术特征摘要】
2016.06.27 KR 10-2016-00801101.一种用于制造半导体器件的方法，所述方法包括：在衬底上顺序地形成半导体层、第一牺牲层和第二牺牲层；图案化所述第二牺牲层以形成第二牺牲图案；在所述第二牺牲图案的相反侧上分别形成间隔物图案，其中所述间隔物图案的间距是恒定的，并且所述间隔物图案的宽度是恒定的；去除所述第二牺牲图案；形成覆盖所述间隔物图案的掩模层；在所述掩模层上形成支持图案，其中所述支持图案的宽度大于所述间隔物图案的宽度，并且所述支持图案与所述间隔物图案的至少一部分交叠；将所述支持图案和所述间隔物图案转移到所述第一牺牲层上以形成牺牲栅极图案和牺牲支持图案；以及将所述牺牲栅极图案和所述牺牲支持图案转移到所述半导体层上以形成栅极和支持栅极。2.根据权利要求1所述的方法，其中所述间隔物图案包括氧化物膜。3.根据权利要求1所述的方法，其中所述牺牲支持图案包括第一牺牲支持图案和第二牺牲支持图案，并且所述第一牺牲支持图案形成在所述第二牺牲支持图案与所述牺牲栅极图案之间。4.根据权利要求3所述的方法，其中所述第一牺牲支持图案的宽度与所述第二牺牲支持图案的宽度不同。5.根据权利要求3所述的方法，其中所述第一牺牲支持图案与所述第二牺牲支持图案之间的间距与所述间隔物图案的间距不同。6.根据权利要求5所述的方法，其中所述第一牺牲支持图案与所述第二牺牲支持图案之间的间距大于所述间隔物图案的所述间距。7.根据权利要求1所述的方法，其中所述牺牲栅极图案之间的间距等于所述牺牲栅极图案与所述牺牲支持图案之间的间距。8.根据权利要求1所述的方法，其中所述栅极和所述支持栅极在第一方向上平行延伸。9.根据权利要求8所述的方法，还包括鳍型图案，所述鳍型图案比所述衬底更远地突出，在与所述第一方向交叉的第二方向上延伸，并且形成在所述栅极和所述支持栅极下方。10.根据权利要求9所述的方法，其中所述鳍型图案是多个，并且所述半导体器件还包括形成在所述鳍型图案之间的场绝缘膜。11.一种用于制造半导体器件的方法，所述方法包括：在衬底上顺序地形成半导体层、第一牺牲层、第二牺牲层和第一掩模层；使用曝光图案化所述第一掩模层以形成第一掩模图案；将所述第一掩模图案转...
【专利技术属性】
技术研发人员：张胤京，金相辰，朴东云，朴俊洙，杨昌宰，尹广燮，朱惠卿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。