扇出型晶圆级多层布线封装结构制造技术

本发明专利技术实施例涉及集成电路的封装领域。一种扇出型晶圆级多层布线封装结构，包括一个扇出型晶圆级半导体芯片封装体，以及封装体底部的焊球阵列，所述的扇出型晶圆级半导体芯片封装体的半导体芯片背面与多层布线转接板背面由粘接材料键合在一起形成特征组件，垂直互连转接板与特征组件通过粘接材料集成为一个封装体，在所得封装体的上下表面分别制作再布线层、装配焊球。通过再布线层的导电金属层连接半导体芯片、多层布线转接板与垂直互连转接板中的导电材料及焊球，实现半导体芯片与多层布线转接板之间的信号互连以及半导体芯片信号引出端的转移。

Fan out type wafer level multilayer wiring packaging structure

The embodiment of the invention relates to the encapsulation field of integrated circuits. A fan out type wafer level package structure comprises a multilayer wiring, a fanout wafer level semiconductor chip package, and bottom package solder ball array semiconductor chip back and multilayer wiring board back transfer type fan out wafer level semiconductor chip package by the adhesive material bonded together to form a feature component. Vertical interconnection adapter plate and feature components through the bonding material integrated into a package, making the re wiring layer, the surface of solder ball in the assembly on the package. Through the conductive metal layer of the rewiring layer, we connect the conductive materials and solder balls of the semiconductor chip, the multilayer wiring switchboard and the vertical interconnection switch board, and realize the signal interconnection between the semiconductor chip and the multilayer wiring adapter board, and the transfer of the semiconductor chip signal terminal.

【技术实现步骤摘要】
扇出型晶圆级多层布线封装结构
本专利技术涉及集成电路的封装
，特别是涉及扇出型晶圆级封装领域。
技术介绍
扇出型晶圆级封装技术作为实现电子系统元器件小型化和低成本应用的解决途径，目前正在发展成为集成灵活性高的主要先进封装工艺。该技术无需LTCC基板，可以减重约40%以上；且晶圆级集成可实现微米级尺度的制造精度，提高生产效率，满足现代电子装备系统小型化、低成本、高集成度的迫切需求。扇出型晶圆级封装的关键工艺技术在于焊料凸点制作工艺和重布线技术（RDL）。其中，RDL技术用于实现半导体芯片间信号互连及其信号引出端（I/O）的转移。由于电子系统的功能越来越强，其布线和安装密度也越来越高。然而RDL技术受布线层数的限制，使得扇出型晶圆级封装难以满足互连关系较复杂的设计。为了满足当前微电子系统复杂性较高的布线设计要求，亟需发展一种扇出型晶圆级多层布线封装结构。
技术实现思路
本专利技术提供一种扇出型晶圆级多层布线封装结构以及制备该封装结构的方法，用以解决现有技术中存在的扇出型晶圆级封装难以满足互连关系较复杂的要求。本专利技术实施例提供一种扇出型晶圆级多层布线封装结构，所述封装结构，包括多个半导体芯片、多层布线转接板、垂直互连转接板、粘接材料和再布线层；半导体芯片背面与多层布线转接板背面由粘接材料键合在一起，且与垂直互连转接板同一水平面放置并通过粘接材料封装为一个整体，在所得结构表面设有再布线层；再布线层的导电金属层连接半导体芯片、多层布线转接板、垂直互连转接板中的导电材料及焊球，实现半导体芯片与多层布线转接板之间的信号互连以及半导体芯片信号引出端的转移。可选的，所述封装结构通过多层布线转接板实现布线层数的增加；所述多层布线转接板根据系统的电互连设计要求采用CMOS工艺制作而成。可选的，多层布线转接板、半导体芯片、垂直互连转接板同一水平面放置后集成，通过再布线导电金属实现半导体芯片或多层布线转接板与垂直互连转接板中导电材料及焊球之间的电互连。可选的，所述垂直互连转接板是根据半导体芯片间的电互连设计要求，截取相应尺寸的预制的通孔节距固定的垂直互连转接板圆片所得。本专利技术实施例还提供了一种扇出型晶圆级封装结构的制备方法，其特征在于：采用晶圆级CMOS工艺，根据半导体芯片间的信号互连设计要求制作多层布线转接板；采用预制的通孔节距固定的垂直互连转接板圆片，根据半导体芯片间的信号互连设计要求以及系统信号引出端数量的具体要求，通过划片截取得到相应尺寸的垂直互连转接板5；半导体芯片1背面及多层布线转接板2背面通过键合工艺由粘接材料7键合；将键合后的半导体芯片1和多层布线转接板2，与垂直互连转接板5先临时贴装到一个载片9上，半导体芯片1正面背向载片9，垂直互连转接板5置于半导体芯片1和多层布线转接板2的侧边；对载片9上的半导体芯片1、多层布线转接板2和垂直互连转接板5进行封装，然后将载片9取下；在上述所得结构表面制作再布线层RDL3，通过上表面RDL将半导体芯片1的信号引出端I/O连接至垂直互连转接板，再通过垂直互连转接板中的导电材料及下表面的RDL连接至多层布线转接板2，或直接通过垂直互连转接板中的导电材料连接至底部焊球。根据半导体芯片间的信号互连设计要求，制作多层布线转接板，增加扇出型晶圆级封装的布线层数，弥补晶圆级封装受RDL布线层数限制的弊端，可满足当前微电子系统高密度、高复杂性布线的发展需求，用于复杂性较高的微系统封装。采用侧边垂直互连转接板的方法实现半导体芯片引出端（I/O）与多层布线转接板之间的信号互连，简化了互连方式。采用预制的通孔节距固定的垂直互连转接板圆片，根据半导体芯片间的信号互连设计要求，截取得到相应的垂直互连转接板，简化和固定了工艺过程，提高了封装效率。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术扇出型晶圆级多层布线封装结构的多层布线转接板圆片；图2是本专利技术扇出型晶圆级多层布线封装结构的预制的通孔节距固定的垂直互连转接板圆片；图3是本专利技术扇出型晶圆级多层布线封装结构键合后的半导体芯片和多层布线转接板、垂直互连转接板集成的结构示意图；图4是本专利技术扇出型晶圆级多层布线封装结构示意图。其中，1-半导体芯片，2-多层布线转接板，3-再布线层，4-粘接材料，5-垂直互连转接板，6-多层布线转接板布线层，7-粘接材料，8-焊球，9-载片。具体实施方式为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部份实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。下面结合附图对本专利技术作进一步说明。如图3所示，本专利技术一种扇出型晶圆级多层布线封装结构，包含半导体芯片1、多层布线转接板2、垂直互连转接板5、粘接材料4和再布线层3，半导体芯片1背面及多层布线转接板2背面由粘接材料键合在一起后，与垂直互连转接板同一水平面放置，通过粘接材料封装为一个整体。在所得结构表面设有再布线层3，通过上表面RDL将半导体芯片1的信号引出端I/O连接至垂直互连转接板，再通过垂直互连转接板中的导电材料及下表面的RDL连接至多层布线转接板2，或直接通过垂直互连转接板中的导电材料连接至底部焊球。其中，所述封装结构通过多层布线转接板实现布线层数的增加；所述多层布线转接板根据系统的电互连设计要求采用CMOS工艺制作而成。其中，多层布线转接板、半导体芯片、垂直互连转接板同一水平面放置后集成，通过再布线导电金属实现半导体芯片或多层布线转接板与垂直互连转接板中导电材料及焊球之间的电互连。其中，粘接材料4为填充材料但不限于填充材料。其中，所述垂直互连转接板是根据半导体芯片间的电互连设计要求，截取相应尺寸的预制的通孔节距固定的垂直互连转接板圆片所得。该扇出型晶圆级封装结构的制备方法，包括以下步骤：（1）采用晶圆级CMOS工艺，根据半导体芯片间的信号互连设计要求制作多层布线转接板；（2）采用一种高效的工艺设计，即采用如图2所示的预制的（通用工艺制备）通孔节距固定的垂直互连转接板圆片，根据半导体芯片间的信号互连设计要求以系统信号引出端数量的具体要求，通过划片截取得到相应尺寸的垂直互连转接板5；（3）半导体芯片1背面及多层布线转接板2背面（硅片侧）通过键合工艺由粘接材料7键合；粘接材料7为贴片材料但不限于贴片材料；（4）将键合后的半导体芯片1和多层布线转接板2，与垂直互连转接板5先临时贴装到一个载片9上，半导体芯片1正面背向载片9，垂直互连转接板5置于半导体芯片1和多层布线转接板2的侧边（采用侧边垂直互连转接板方法）；（5）对载片9上的器件（半导体芯片1和多层布线转接板2、垂直互连转接板5）进行封装，然后将载片9取下；（6）通过光刻但不限于光刻的方式在上述所得结构表面制作再布线层（RDL）3，通过上表面RDL将半导体芯片1的信号引出端I/O连接至垂直互连转接板，再通过垂直互连转接板中的导电材料及下表面的RD本文档来自技高网...

【技术保护点】
一种扇出型晶圆级多层布线封装结构，其特征在于：所述封装结构，包括多个半导体芯片、多层布线转接板、垂直互连转接板、粘接材料和再布线层；半导体芯片背面与多层布线转接板背面由粘接材料键合在一起，且与垂直互连转接板同一水平面放置并通过粘接材料封装为一个整体，在所得结构表面设有再布线层；再布线层的导电金属层连接半导体芯片、多层布线转接板、垂直互连转接板中的导电材料及焊球，实现半导体芯片与多层布线转接板之间的信号互连以及半导体芯片信号引出端的转移。

【技术特征摘要】
1.一种扇出型晶圆级多层布线封装结构，其特征在于：所述封装结构，包括多个半导体芯片、多层布线转接板、垂直互连转接板、粘接材料和再布线层；半导体芯片背面与多层布线转接板背面由粘接材料键合在一起，且与垂直互连转接板同一水平面放置并通过粘接材料封装为一个整体，在所得结构表面设有再布线层；再布线层的导电金属层连接半导体芯片、多层布线转接板、垂直互连转接板中的导电材料及焊球，实现半导体芯片与多层布线转接板之间的信号互连以及半导体芯片信号引出端的转移。2.根据权利要求1所述的扇出型晶圆级多层布线封装结构，其特征在于：所述封装结构通过多层布线转接板实现布线层数的增加；所述多层布线转接板根据系统的电互连设计要求采用CMOS工艺制作而成。3.根据权利要求1所述的扇出型晶圆级多层布线封装结构，其特征在于：多层布线转接板、半导体芯片、垂直互连转接板同一水平面放置后集成，通过再布线导电金属实现半导体芯片或多层布线转接板与垂直互连转接板中导电材料及焊球之间的电互连。4.根据权利要求1所述的扇出型晶圆级多层布线封装结构，其特征在于：所述垂直互连转接板是...

【专利技术属性】
技术研发人员：吉勇，张荣臻，毛冲冲，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏,32