用于执行内部处理的存储器设备及其操作方法技术

一种存储器设备包括存储器单元阵列，所述存储器单元阵列具有带有对应的多个独立通道的多个存储器单元组，并且所述设备及其操作方法对存储器单元组执行内部数据处理操作。所述存储器设备包括内部命令发生器和用于公共内部处理通道的内部公共总线，其中所述内部命令发生器被配置为响应于命令的接收生成一个或多个内部命令来执行内部数据处理操作，所述内部公共总线被布置为由所述多个存储器单元组共享，并被配置为当执行所述内部数据处理操作时，在所述多个存储器单元组之间形成数据的传输路径。

Memory devices and operation methods used to perform internal processing

A memory device includes a memory cell array, and the memory cell array has a plurality of memory cell groups with corresponding multiple independent channels, and the device and its operation method perform internal data processing operations on the memory cell group. The memory device includes internal command generator and the common internal processing channel for internal public bus, wherein the internal command generator is configured to receive a response to a command to generate one or more internal commands to perform internal data processing operation, the internal public bus is arranged on the plurality of memory cells sharing group and, when configured to execute the internal data processing operation, the formation of the data transmission path between the plurality of memory cell groups.

【技术实现步骤摘要】
用于执行内部处理的存储器设备及其操作方法相关申请的交叉引用本申请要求于2016年6月8日提交到韩国知识产权局的第10-2016-0071074号韩国专利申请的权益，其公开内容通过引用整体并入本文。
本专利技术构思涉及一种存储器设备，更具体地，涉及一种用于执行内部处理的存储器设备及其操作方法。
技术介绍
广泛用于高性能电子系统中的半导体存储器设备的容量和速度正在增加。作为半导体存储器设备的示例，作为易失性存储器的动态随机存取存储器(DRAM)，是其中数据由存储在电容器中的电荷确定的存储器。半导体存储器设备可以通过一个或多个通道与外部存储器控制器交换数据。例如，根据从存储器控制器提供的命令的类型，可以执行对从存储器控制器提供的数据的处理操作，或者可以读取存储在其中的数据，执行针对所读取的数据的处理操作，然后可以将经处理的数据提供给存储器控制器。在这种情况下，由于在半导体存储器设备和存储器控制器之间的带宽被占用，可能出现降低信道的使用效率以及增加功耗的问题。
技术实现思路
本专利技术的概念涉及存储器设备，以及操作存储器设备的方法，其使用在至少两个存储器单元组之间共享的内部处理通道对存储器设备的本文档来自技高网...

【技术保护点】
一种存储器设备，包括：具有内部命令发生器的缓冲器裸片，所述内部命令发生器被配置为从外部存储器控制器接收用于由所述存储器设备执行至少一个内部数据处理操作的第一外部命令，并响应于此，生成用于使所述存储器设备运行对应的内部存储器操作以执行所述至少一个内部数据处理操作的至少两个内部命令；与缓冲器裸片堆叠在一起的第一核心裸片和第二核心裸片，所述第一核心裸片和所述第二核心裸片中的每一个具有多个动态随机存取存储器(DRAM)单元，所述DRAM单元被安排成至少第一核心裸片的第一存储器单元组以及第二核心裸片的第二存储器单元组；多个硅通孔(TSV)，其延伸穿过所述第一核心裸片及所述第二核心裸片以便连接到所述缓冲器...

【技术特征摘要】
2016.06.08 KR 10-2016-0071074;2017.05.18 KR 10-2011.一种存储器设备，包括：具有内部命令发生器的缓冲器裸片，所述内部命令发生器被配置为从外部存储器控制器接收用于由所述存储器设备执行至少一个内部数据处理操作的第一外部命令，并响应于此，生成用于使所述存储器设备运行对应的内部存储器操作以执行所述至少一个内部数据处理操作的至少两个内部命令；与缓冲器裸片堆叠在一起的第一核心裸片和第二核心裸片，所述第一核心裸片和所述第二核心裸片中的每一个具有多个动态随机存取存储器(DRAM)单元，所述DRAM单元被安排成至少第一核心裸片的第一存储器单元组以及第二核心裸片的第二存储器单元组；多个硅通孔(TSV)，其延伸穿过所述第一核心裸片及所述第二核心裸片以便连接到所述缓冲器裸片；至少两个独立通道，每个与所述第一存储器单元组和所述第二存储器单元组中的对应一个相关联，所述至少两个独立通道各自包括所述TSV的对应组；以及公共内部处理通道，其在所述第一核心裸片和所述第二核心裸片的所述第一存储器单元组和所述第二存储器单元组之间共享。2.如权利要求1所述的存储器设备，其中，所述至少两个独立通道中的每一个包括用于对应存储器单元组的对应独立数据总线，并且其中，所述公共内部处理通道包括在至少两个存储器单元组之间共享的公共内部数据总线。3.如权利要求1所述的存储器设备，其中，所述至少两个独立通道中的每一个包括用于相关联的存储器单元组的对应独立命令/地址总线，并且其中，所述公共内部处理通道包括在至少两个存储器单元组之间共享的公共内部命令/地址总线。4.如权利要求1所述的存储器设备，其中，所述至少两个独立通道中的每一个包括用于相关联的存储器单元组的对应独立命令/地址总线，并且所述存储器设备还包括与至少两个存储器单元组中的一个相关联的至少两个独立内部命令/地址信号总线。5.如权利要求1所述的存储器设备，其中，所述公共内部处理通道包括所述TSV中的至少一些，当存储器设备执行至少一个内部数据处理操作时，所述公共内部处理通道的所述TSV由存储器单元组中的至少两者共享。6.如权利要求1所述的存储器设备，其中，所述第一核心裸片包括与所述第一存储器单元组相关联的至少第一数据处理器，其中，所述第二核心裸片包括与所述第二存储器单元组相关联的至少第二数据处理器，其中，所述数据处理器被配置为响应于由内部命令发生器提供的至少一个控制信号来执行所述至少一个内部数据处理操作。7.如权利要求6所述的存储器设备，其中，所述至少一个内部数据处理操作包括数据加法运算、异或运算、数据减法运算和数据乘法运算中的至少一个。8.如权利要求1所述的存储器设备，其中，当所述存储器设备从所述存储器控制器接收到作为正常命令的第二外部命令时，所述正常命令通过其相关联的独立通道被提供到存储器单元组之一。9.一种存储器设备，包括：具有内部命令发生器的缓冲器裸片，所述内部命令发生器被配置为从外部存储器控制器接收用于由所述存储器设备执行至少一个内部数据处理操作的第一外部命令，且响应于此生成用于使所述存储器设备运行对应的内部存储器操作以执行所述至少一个内部数据处理操作的至少两个内部命令；与所述缓冲器裸片...

【专利技术属性】
技术研发人员：吴凛，柳济民，K帕万库马尔，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR