打包的写完成制造技术
Package write completion
Identification of a number of written requests corresponding to multiple write requests from the host device received from the buffer memory interface. A plurality of completed completion packets corresponding to the written multiple written writing will be sent to the host device.
【技术实现步骤摘要】
【国外来华专利技术】打包的写完成对相关申请的交叉引用本申请要求对于2014年12月25日提交的名称为“PACKEDWRITECOMPLETIONS”的美国非临时专利申请No.14/583,147的权益和优先权，该申请通过引用被结合于本文中。
本公开一般涉及计算架构的领域，并且更具体地说，涉及缓冲存储器协议。
技术介绍
半导体加工和逻辑设计方面的进步已允许在集成电路装置上可存在的逻辑数量的增加。因此，计算机系统配置已从系统中的单个或多个集成电路发展到各个集成电路上存在的多个核和多个逻辑的处理器。处理器或集成电路一般包括单个处理器管芯，其中处理器管芯可包括任意数量的核、硬件线程、逻辑的处理器、接口、存储器、控制器集线器等。由于在更小封装中容纳更大处理功率的能力更大，更小的计算装置的普遍性已增大。智能电话、平板式计算机、超薄笔记本及其它用户设备已迅速增长。然而，这些更小的装置依赖服务器进行数据存储和超过形状因数的复杂处理。因此，高性能计算市场（即，服务器空间）中的需求也已增大。例如，在现代服务器中，一般不但有带多个核的单个处理器，而且有多个物理处理器（也称为多个插槽（socket））以增大...
【技术保护点】
一种设备，包括：存储器缓冲器逻辑，用于：识别对存储器的多个完成的写，其中所述多个完成的写将对应于通过缓冲存储器接口接收的来自主机装置的多个写请求；以及将完成分组发送到所述主机装置，其中所述完成分组将包括与所述多个完成的写相对应的多个写完成。
【技术特征摘要】
【国外来华专利技术】2014.12.25 US 14/5831471.一种设备，包括：存储器缓冲器逻辑，用于：识别对存储器的多个完成的写，其中所述多个完成的写将对应于通过缓冲存储器接口接收的来自主机装置的多个写请求；以及将完成分组发送到所述主机装置，其中所述完成分组将包括与所述多个完成的写相对应的多个写完成。2.如权利要求1所述的设备，其中所述存储器缓冲器逻辑还将接收所述多个写请求，并且促使对应数据被写到存储器。3.如权利要求2所述的设备，其中所述多个写请求将通过缓冲存储器接口从所述主机装置被接收。4.如权利要求1所述的设备，其中所述多个写请求的每个写请求具有对应事务标识符，并且将包括在所述完成分组中的所述写完成的每个写完成指示所述事务标识符中的对应一个。5.如权利要求1所述的设备，其中所述写完成的至少一个特定写完成将对应于使无效请求，所述使无效请求将更新目录状态，并且所述特定写完成将指示对应于所述使无效请求的目录信息。6.如权利要求1所述的设备，其中所述完成分组将包括完成计数字段以指示与所述多个写完成相对应的完成的量。7.如权利要求6所述的设备，其中完成的所述量受到所述完成分组中能够打包的完成的最大数量的约束。8.如权利要求7所述的设备，其中完成的所述最大数量是至少九。9.如权利要求7所述的设备，其中所述多个写完成包括小于所述最大数量，并且所述完成分组将与小于所述最大数量的写完成一起被发送。10.如权利要求1所述的设备，其中所述完成分组包括单个微片。11.如权利要求10所述的设备，其中所述单个微片根据协议被定义成在所述微片中支持三个槽。12.如权利要求11所述的设备，其中所述槽的至少两个槽用于所述多个写完成的编码。13.如权利要求1所述的设备，其中所述存储器缓冲器逻辑将包括存储器控制器。14.如权利要求1所述的设备，其中所述多个写请求的至少第一写请求是第一类型的写请求，并且所述多个写请求的至少第二写请求是第二类型的写请求。15.如权利要求14所述的设备，其中写请求的所述第一和第二类型被包括在多个写请求类型中，并且所述多个写请求类型包括普通存...
【专利技术属性】
技术研发人员：BS莫里斯，JC斯万森，B纳尔，RG布兰肯希普，J维利，EL亨德里克森，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。